WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013049061) SYSTEMS AND METHODS FOR VOID REDUCTION IN A SOLDER JOINT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/049061    International Application No.:    PCT/US2012/057116
Publication Date: 04.04.2013 International Filing Date: 25.09.2012
IPC:
H05K 3/34 (2006.01)
Applicants: ALPHA METALS, INC. [US/US]; 109 Corporate Blvd. South Plainfield, NJ 07080 (US)
Inventors: KOEP, Paul, J.; (US).
MICHIEL, De Monchy, A; (NL).
TORMEY, Ellen, S.; (US)
Agent: NOE, Keith, F.; Lando & Anastasi LLP Riverfront Office Park One Main Street, Suite 1100 Cambridge, MA 02142 (US)
Priority Data:
61/539,260 26.09.2011 US
Title (EN) SYSTEMS AND METHODS FOR VOID REDUCTION IN A SOLDER JOINT
(FR) SYSTÈMES ET PROCÉDÉS PERMETTANT DE RÉDUIRE LA FORMATION DE VIDE DANS UN JOINT À BRASURE TENDRE
Abstract: front page image
(EN)In accordance with one or more aspects, a method of reducing void formation in a solder joint may comprise applying a solder paste deposit to a substrate, placing a solder preform in the solder paste deposit, disposing a device on the solder preform and the solder paste deposit, and processing the solder paste deposit and the solder preform to form the solder joint between the device and the substrate. In some aspects, the substrate is a printed circuit board and the device is an integrated circuit package.
(FR)La présente invention concerne, selon un ou plusieurs aspects, un procédé permettant de réduire la formation de vide dans un joint à brasure tendre, et pouvant comprendre les étapes suivantes : application d'un dépôt de pâte à braser sur un substrat; mise en place d'une préforme de brasure dans le dépôt de pâte à braser; dépôt d'un dispositif sur la préforme de brasure et sur le dépôt de pâte à braser; et traitement du dépôt de pâte à braser et de la préforme de brasure afin de former le joint à brasure tendre entre le dispositif et le substrat. Selon certains aspects, le substrat est une carte de circuit imprimé, et le dispositif est un boîtier de circuit intégré.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)