WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013048525) DIGITAL FRACTIONAL FREQUENCY DIVIDER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/048525    International Application No.:    PCT/US2011/054480
Publication Date: 04.04.2013 International Filing Date: 01.10.2011
IPC:
H03K 21/00 (2006.01), H03K 23/00 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard MS: RNB-4-150 Santa Clara, California 95052 (US) (For All Designated States Except US).
CHANDRASHEKAR, Kailash [IN/US]; (US) (For US Only).
PELLERANO, Stefano [IT/US]; (US) (For US Only)
Inventors: CHANDRASHEKAR, Kailash; (US).
PELLERANO, Stefano; (US)
Agent: HAYMOND, Alex W.; Thorpe North & Western, LLP c/o CPA GLOBAL P.O. Box 52050 Minneapolis, Minnesota 55402 (US)
Priority Data:
Title (EN) DIGITAL FRACTIONAL FREQUENCY DIVIDER
(FR) DIVISEUR DE FRÉQUENCE FRACTIONNAIRE NUMÉRIQUE
Abstract: front page image
(EN)A digital fractional frequency divider for fractionally dividing a digital frequency signal can include a plurality of clock division counter modules, a plurality of sampling modules, and a summing module. The plurality of clock division counter modules can each receive an input clock signal that is phase-shifted from a remaining plurality of input clock signals. Each clock division counter module can generate a long periodic pulse from the received input clock signal. Each sampling module can couple to an output of one of the plurality of clock division counter modules and can generate a short periodic pulse from the long periodic pulse. The summing module can sum the plurality of short periodic pulses to generate a fractional frequency clock signal.
(FR)Le diviseur de fréquence fractionnaire numérique selon l'invention permettant de diviser un signal à fréquence numérique peut comprendre une pluralité de modules compteurs de division d'horloge, une pluralité de modules d'échantillonnage, et un module de sommation. La pluralité de modules compteurs de division d'horloge peuvent chacun recevoir un signal d'horloge d'entrée qui est décalé en phase par rapport à une pluralité restante de signaux d'horloge d'entrée. Chaque module compteur de division d'horloge peut générer une impulsion périodique longue à partir du signal d'horloge d'entrée reçu. Chaque module d'échantillonnage peut se coupler à une sortie d'un module de la pluralité de modules compteurs de division d'horloge et peut générer une impulsion périodique courte à partir de l'impulsion périodique longue. Le module de sommation peut additionner la pluralité d'impulsions périodiques courtes pour générer un signal d'horloge à fréquence fractionnaire.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)