WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013048447) MAINTAINING OPERATIONAL STABILITY ON A SYSTEM ON A CHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/048447    International Application No.:    PCT/US2011/054284
Publication Date: 04.04.2013 International Filing Date: 30.09.2011
IPC:
G06F 1/26 (2006.01), G06F 1/28 (2006.01), G06F 13/14 (2006.01), G06F 13/24 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95052 (US) (For All Designated States Except US).
VILHAUER, Reed D. [US/US]; (US) (For US Only).
GLENNAN, William T. [US/US]; (US) (For US Only)
Inventors: VILHAUER, Reed D.; (US).
GLENNAN, William T.; (US)
Agent: KACVINSKY, John F.; KACVINSKY DAISAK, PLLC c/o CPA Global P.O. Box 52050 Minneapolis, Minnesota 55402 (US)
Priority Data:
Title (EN) MAINTAINING OPERATIONAL STABILITY ON A SYSTEM ON A CHIP
(FR) MAINTIEN DE STABILITÉ DE FONCTIONNEMENT SUR UN SYSTÈME SUR PUCE
Abstract: front page image
(EN)Various embodiments are directed to maintaining operational stability for a system on a chip (SOC). A power management integrated circuit (PMIC) includes comparator circuits operative to monitor a current level on a power supply rail of the SOC. An interrupt management component may create an interrupt when the monitored current level crosses the threshold setting. The interrupt may indicate whether the current level has crossed the threshold setting into or out of excessive current levels. A microcontroller on the SOC coupled with the PMIC via a low latency interrupt channel over a communication interface may receive and interpret the interrupt. The microcontroller may be operative to change an operating point of one or more components on the SOC in response to the interrupt to alleviate an overcurrent situation.
(FR)Divers modes de réalisation de l'invention portent sur le maintien de la stabilité de fonctionnement pour un système sur puce (SOC). Un circuit intégré de gestion d'alimentation (PMIC) comprend des circuits comparateurs utilisables pour surveiller un niveau de courant sur un rail d'alimentation du SOC. Un composant de gestion d'interruption peut créer une interruption lorsque le niveau de courant surveillé franchit le réglage de seuil. L'interruption peut indiquer si le niveau de courant a franchi le réglage de seuil vers ou depuis des niveaux de courant excessifs. Un microcontrôleur sur le SOC couplé au PMIC par un canal d'interruption à faible latence sur une interface de communication peut recevoir et interpréter l'interruption. Le microcontrôleur peut être utilisable pour modifier un point de fonctionnement d'un ou plusieurs composants sur le SOC en réponse à l'interruption afin d'atténuer une situation de surintensité.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)