WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013048379) EXPEDITING EXECUTION TIME MEMORY ALIASING CHECKING
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/048379    International Application No.:    PCT/US2011/053548
Publication Date: 04.04.2013 International Filing Date: 27.09.2011
IPC:
G06F 9/30 (2006.01), G06F 9/45 (2006.01), G06F 9/06 (2006.01)
Applicants: INTEL CORPORATION [US/US]; 2200 Mission College Boulevard Santa Clara, California 95052 (US) (For All Designated States Except US).
WANG, Cheng [CN/US]; (US) (For US Only).
WU, Youfeng [US/US]; (US) (For US Only)
Inventors: WANG, Cheng; (US).
WU, Youfeng; (US)
Agent: SHUMAKER, Brantley C.; Schwabe, Williamson & Wyatt, P.C. Pacwest Center 1211 SW 5th Avenue, Suite 1500-2000 Portland, Oregon 97204 (US)
Priority Data:
Title (EN) EXPEDITING EXECUTION TIME MEMORY ALIASING CHECKING
(FR) ACCÉLÉRATION DE VÉRIFICATION D'ALIAS DE MÉMOIRE À L'INSTANT D'EXÉCUTION
Abstract: front page image
(EN)Embodiments of apparatus, computer-implemented methods, systems, and computer-readable media are described herein for expediting execution time memory alias checking. A sequence of instructions targeted for execution on an execution processor may be received or retrieved. The execution processor may include a plurality of alias registers and circuitry configured to check entries in the alias register for memory aliasing. One or more optimizations may be performed on the received or retrieved sequence of instructions to optimize execution performance of the received or retrieved sequence of instructions. This may include a reorder of a plurality of memory instructions in the received or retrieved sequence of instructions. After the optimization, one or more move instructions may be inserted in the optimized sequence of instructions to move one or more entries among the alias registers during execution, to expedite alias checking at execution time. Other embodiments may be described and/or claimed.
(FR)Des modes de réalisation d'appareils, de procédés mis en œuvre par ordinateur, de systèmes et de supports lisibles par ordinateur sont décrits selon l'invention pour accélérer la vérification d'alias de mémoire à l'instant d'exécution. Une séquence d'instructions ciblées pour une exécution sur un processeur d'exécution peut être reçue ou récupérée. Le processeur d'exécution peut comprendre une pluralité de registres d'alias et une circuiterie configurée pour vérifier des éléments dans le registre d'alias afin de détecter des alias de mémoire. Une ou plusieurs optimisations peuvent être effectuées sur la séquence d'instructions reçue ou récupérée afin d'optimiser les performances d'exécution de la séquence d'instructions reçue ou récupérée. Ces optimisations peuvent comprendre une remise en ordre d'une pluralité d'instructions de mémoire dans la séquence d'instructions reçue ou récupérée. Après l'optimisation, une ou plusieurs instructions de déplacement peuvent être introduites dans la séquence d'instructions optimisée afin de déplacer un ou plusieurs éléments entre les registres d'alias pendant l'exécution, afin d'accélérer une vérification d'alias à l'instant d'exécution. D'autres modes de réalisation peuvent être décrits et/ou revendiqués.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)