WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013046924) SILICON CARBIDE SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/046924    International Application No.:    PCT/JP2012/069790
Publication Date: 04.04.2013 International Filing Date: 03.08.2012
IPC:
H01L 29/78 (2006.01), H01L 29/12 (2006.01)
Applicants: SUMITOMO ELECTRIC INDUSTRIES, LTD. [JP/JP]; 5-33, Kitahama 4-chome, Chuo-ku, Osaka-shi, Osaka 5410041 (JP) (For All Designated States Except US).
WADA, Keiji [JP/JP]; (JP) (For US Only).
MASUDA, Takeyoshi [JP/JP]; (JP) (For US Only).
HIYOSHI, Toru [JP/JP]; (JP) (For US Only)
Inventors: WADA, Keiji; (JP).
MASUDA, Takeyoshi; (JP).
HIYOSHI, Toru; (JP)
Agent: Fukami Patent Office, p.c.; Nakanoshima Central Tower, 2-7, Nakanoshima 2-chome, Kita-ku, Osaka-shi, Osaka 5300005 (JP)
Priority Data:
2011-208679 26.09.2011 JP
Title (EN) SILICON CARBIDE SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR DE CARBURE DE SILICIUM
(JA) 炭化珪素半導体装置
Abstract: front page image
(EN)A first layer (2) has n-type conductivity. A second layer (3) is a layer that is epitaxially formed on the first layer (2) and has p-type conductivity. A third layer (4) is a layer that is formed on the second layer (3) and has n-type conductivity. When the donor impurity concentration is defined as ND, the acceptor impurity concentration is defined as NA and the position in the depth direction from the interface between the first layer (2) and the second layer (3) toward the first layer (2) is defined as D1, the value of D1 at which 1 ≤ ND/NA ≤ 50 is satisfied is 1 μm or less. A gate trench (6), which penetrates the third layer (4) and the second layer (3) and reaches the first layer (2), is provided. A gate insulating film (8) covers the side wall of the gate trench (6). A gate electrode (9) is embedded in the gate trench (6) with the gate insulating film (8) therebetween.
(FR)Selon la présente invention, une première couche (2) a une conductivité de type n. Une deuxième couche (3) est une couche qui est formée par épitaxie sur la première couche (2) et a une conductivité de type p. Une troisième couche (4) est une couche qui est formée sur la deuxième couche (3) et a une conductivité de type n. Lorsque la concentration d'impureté donneuse est définie en tant que ND, la concentration d'impureté accepteuse est définie en tant que NA et la position dans la direction de la profondeur depuis l'interface entre la première couche (2) et la deuxième couche (3) vers la première couche (2) est définie en tant que D1, la valeur de D1 à laquelle 1 ≤ ND/NA ≤ 50 est satisfait est de 1 µm ou moins. Une tranchée de grille (6), qui pénètre la troisième couche (4) et la deuxième couche (3) et atteint la première couche (2), est prévue. Un film d'isolation de grille (8) recouvre la paroi latérale de la tranchée de grille (6). Une électrode de grille (9) est intégrée dans la tranchée de grille (6), le film d'isolation de grille (8) étant situé entre celles-ci.
(JA) 第1の層(2)はn型を有する。第2の層(3)は、第1の層(2)上にエピタキシャルに形成された、p型を有する層である。第3の層(4)は、第2の層(3)上に設けられた、n型を有する層である。ドナー型不純物の濃度をNDと定義し、アクセプタ型不純物の濃度をNAと定義する。第1の層(2)と第2の層(3)との界面から第1の層(2)への深さ方向における位置をD1と定義する。1≦ND/NA≦50となるD1が1μm以内である。第3の層(4)および第2の層(3)を貫通して第1の層(2)に達するゲート溝(6)が設けられている。ゲート絶縁膜(8)はゲート溝(6)の側壁を被覆している。ゲート電極(9)はゲート溝(6)内にゲート絶縁膜(8)を介して埋め込まれている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)