WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013046547) ORGANIC THIN FILM TRANSISTOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/046547    International Application No.:    PCT/JP2012/005628
Publication Date: 04.04.2013 International Filing Date: 05.09.2012
Chapter 2 Demand Filed:    28.01.2013    
IPC:
H01L 29/786 (2006.01), H01L 21/336 (2006.01), H01L 51/05 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
UKEDA, Takaaki; (For US Only).
MIYAMOTO, Akihito; (For US Only)
Inventors: UKEDA, Takaaki; .
MIYAMOTO, Akihito;
Agent: NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
Priority Data:
2011-209333 26.09.2011 JP
2011-221187 05.10.2011 JP
Title (EN) ORGANIC THIN FILM TRANSISTOR
(FR) TRANSISTOR EN COUCHES MINCES ORGANIQUE
(JA) 有機薄膜トランジスタ
Abstract: front page image
(EN)The present invention includes: a step of forming a gate electrode (2) on a substrate (1); a step of forming a gate insulating film (3) on the gate electrode; a step of forming a source electrode (4S) and a drain electrode (4D) on the gate insulating film; a step of forming a sacrificial layer (5) on the source electrode and the drain electrode; a step of forming a barrier layer (6R) on the sacrificial layer; a step of forming an opening by exposing a part of the sacrificial layer by patterning the barrier layer; a step of exposing the source electrode and the drain electrode by removing the exposed sacrificial layer; and a step of forming an organic semiconductor layer (7) over the upper surfaces of the source electrode and the drain electrode and the upper surface of the gate insulating film. A total surface area of a source electrode portion and a drain electrode portion exposed from the opening is 50 % or more of an area of the opening, and a gap between the source electrode and the drain electrode is smaller than an average crystal grain diameter of the organic semiconductor layer, at least a part of which is positioned on the source electrode and the drain electrode.
(FR)La présente invention comprend : une étape consistant à former une électrode de grille (2) sur un substrat (1) ; une étape consistant à former un film d'isolation de grille (3) sur l'électrode de grille ; une étape consistant à former une électrode de source (4S) et une électrode de drain (4D) sur le film d'isolation de grille ; une étape consistant à former une couche sacrificielle (5) sur l'électrode de source et l'électrode de drain ; une étape consistant à former une couche de barrière (6R) sur la couche sacrificielle ; une étape consistant à former une ouverture par exposition d'une partie de la couche sacrificielle par gravure de la couche de barrière ; une étape d'exposition de l'électrode de source et de l'électrode de drain par enlèvement de la couche sacrificielle exposée ; et une étape consistant à former une couche de semi-conducteur organique (7) sur les surfaces supérieures de l'électrode de source et de l'électrode de drain et la surface supérieure du film d'isolation de grille. Une aire totale d'une partie électrode de source et d'une partie électrode de drain exposées à partir de l'ouverture représente 50 % ou plus d'une aire de l'ouverture, et un intervalle entre l'électrode de source et l'électrode de drain est plus petit qu'un diamètre de grain de cristal moyen de la couche de semi-conducteur organique, dont au moins une partie est positionnée sur l'électrode de source et l'électrode de drain.
(JA) 基板(1)上にゲート電極(2)を形成する工程と、ゲート電極上にゲート絶縁膜(3)を形成する工程と、ゲート絶縁膜上にソース電極(4S)及びドレイン電極(4D)を形成する工程と、ソース電極及びドレイン電極上に犠牲層(5)を形成する工程と、犠牲層上に隔壁層(6R)を形成する工程と、隔壁層をパターニングすることにより、犠牲層の一部を露出させて開口を形成する工程と、露出させた犠牲層を除去することにより、ソース電極及びドレイン電極を露出させる工程と、ソース電極及びドレイン電極の上面とゲート絶縁膜の上面とにわたって有機半導体層(7)を形成する工程とを含み、開口から露出したソース電極及びドレイン電極の表面積は、開口面積の50%以上であり、ソース電極とドレイン電極との間隔は、ソース電極及びドレイン電極の上に少なくとも一部が位置する有機半導体層の結晶の平均結径よりも小さい。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)