WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013046544) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/046544    International Application No.:    PCT/JP2012/005577
Publication Date: 04.04.2013 International Filing Date: 04.09.2012
IPC:
H01L 29/06 (2006.01), H01L 27/04 (2006.01), H01L 29/78 (2006.01)
Applicants: DENSO CORPORATION [JP/JP]; 1-1, Showa-cho, Kariya-city, Aichi 4488661 (JP) (For All Designated States Except US).
AKAGI, Nozomu [JP/JP]; (JP) (For US Only).
KAGATA, Yuma [JP/JP]; (JP) (For US Only).
KUWAHARA, Makoto [JP/JP]; (JP) (For US Only)
Inventors: AKAGI, Nozomu; (JP).
KAGATA, Yuma; (JP).
KUWAHARA, Makoto; (JP)
Agent: KIN, Junhi; 6th Floor, Takisada Bldg., 2-13-19, Nishiki, Naka-ku, Nagoya-city, Aichi 4600003 (JP)
Priority Data:
2011-210690 27.09.2011 JP
2011-263799 01.12.2011 JP
2012-178676 10.08.2012 JP
2012-178674 10.08.2012 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)The element electrodes (12, 17) of a semiconductor element (9) are disposed in a cell region (1), and the most outer circumferential electrode (21) electrically connected to a semiconductor substrate (6) is disposed in a peripheral region (2). In the peripheral region (2), a second conductivity-type layer (7) is disposed on a super-junction structure. A voltage level dividing region (23) is disposed on the second conductivity-type layer (7), electrically connects the element electrodes (12, 17) and the most outer circumferential electrode (21), and divides the voltage between the element electrodes (12, 17) and the most outer circumferential electrode (21) into a plurality of steps. A part of the voltage level dividing region (23) is overlapped with the peripheral region (2) when viewed from the thickness direction of the semiconductor substrate (6).
(FR)La présente invention concerne des électrodes (12, 17) d'un élément semi-conducteur (9) qui sont disposées dans une région cellulaire (1), et l'électrode circonférentielle (21) la plus extérieure reliée électriquement à un substrat semi-conducteur (6) est disposée dans une région périphérique (2). Dans la région périphérique (2), une seconde couche de type conductrice (7) est disposée sur une structure à superjonction. Une région divisant la tension en niveaux (23) est disposée sur la seconde couche de type conductrice (7), relie électriquement les électrodes de l'élément (12, 17) et l'électrode circonférentielle la plus extérieure (21) et divise la tension entre les électrodes de l'élément (12, 17) et l'électrode circonférentielle la plus extérieure (21) en une pluralité de niveaux. Une partie de la région divisant la tension en niveaux (23) est chevauchée par la région périphérique (2) lorsqu'elle est observée depuis la direction de l'épaisseur du substrat semi-conducteur (6).
(JA) 半導体素子(9)の素子電極(12、17)がセル領域(1)に配置され、半導体基板(6)と電気的に接続された最外周電極(21)が周辺領域(2)に配置される。前記周辺領域(2)において、第2導電型層(7)がスーパージャンクション構造の上に配置される。電位分割領域(23)は、前記第2導電型層(7)の上に配置され、前記素子電極(12、17)と前記最外周電極(21)とを電気的に接続すると共に前記素子電極(12、17)と前記最外周電極(21)との間の電圧を複数段に分割する。前記電位分割領域(23)の一部は、前記半導体基板(6)の厚み方向から見て前記周辺領域(2)と重なっている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)