WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013046377) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/046377    International Application No.:    PCT/JP2011/072273
Publication Date: 04.04.2013 International Filing Date: 28.09.2011
IPC:
H01L 27/04 (2006.01), H01L 21/322 (2006.01), H01L 21/336 (2006.01), H01L 29/739 (2006.01), H01L 29/78 (2006.01), H01L 29/861 (2006.01)
Applicants: TOYOTA JIDOSHA KABUSHIKI KAISHA [JP/JP]; 1, Toyota-cho, Toyota-shi, Aichi 4718571 (JP) (For All Designated States Except US).
IKEDA Tomoharu [JP/JP]; (JP) (For US Only)
Inventors: IKEDA Tomoharu; (JP)
Agent: KAI-U PATENT LAW FIRM; NISSEKI MEIEKI BUILDING 7F, 45-14, Meieki 2-chome, Nakamura-ku, Nagoya-shi, Aichi 4500002 (JP)
Priority Data:
Title (EN) SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME
(FR) DISPOSITIF À SEMI-CONDUCTEUR ET SON PROCÉDÉ DE FABRICATION
(JA) 半導体装置およびその製造方法
Abstract: front page image
(EN)Provided is a semiconductor device wherein a diode region and an IGBT region are formed in a same semiconductor substrate. The diode region is provided with: a first layer, which is embedded in a diode trench that reaches a diode drift layer from the front surface side of the semiconductor substrate; and a second layer, which is embedded in the first layer, and has a lower end thereof positioned deeper than a boundary between a diode body layer and the diode drift layer. The IGBT region is provided with an IGBT gate, which penetrates an IGBT body layer from the front surface side of the semiconductor substrate, and reaches an IGBT drift layer. The second layer presses the first layer toward the outer side from the inner side of the diode trench. In the diode drift layer, a lifetime control region is formed at least at the depth of the lower end of the second layer, and crystal defect density in the lifetime control region is higher than that outside of the lifetime control region.
(FR)La présente invention a trait à un dispositif à semi-conducteur qui est doté d'une région de diode et d'une région de transistor bipolaire à porte isolée qui sont formées dans un même substrat semi-conducteur. La région de diode est pourvue : d'une première couche, qui est logée dans une tranchée de diode qui atteint une couche de migration de diode depuis le côté de la surface avant du substrat semi-conducteur ; et d'une seconde couche, qui est logée dans la première couche et dont une extrémité inférieure est positionnée plus profondément qu'une frontière entre une couche de corps de diode et la couche de migration de diode. La région de transistor bipolaire à porte isolée est pourvue d'une grille de transistor bipolaire à porte isolée, qui pénètre dans une couche de corps de transistor bipolaire à porte isolée depuis le côté de la surface avant du substrat semi-conducteur et qui atteint une couche de migration de transistor bipolaire à porte isolée. La seconde couche appuie sur la première couche vers le côté extérieur à partir du côté intérieur de la tranchée de diode. Dans la couche de migration de diode, une région de contrôle de durée de vie est formée au moins au niveau de la profondeur de l'extrémité inférieure de la seconde couche et la fréquence des défauts de cristal dans la région de contrôle de durée de vie est supérieure à celle à l'extérieur de la région de contrôle de durée de vie.
(JA) ダイオード領域とIGBT領域が同一半導体基板に形成されている半導体装置を提供する。ダイオード領域は、半導体基板の表面側からダイオードドリフト層に達するダイオードトレンチ内に埋め込まれた第1層と、第1層内に埋設されており、下端がダイオードボディ層とダイオードドリフト層との境界よりも深い深さに位置している第2層と、を備えている。IGBT領域は、半導体基板の表面側からIGBTボディ層を貫通し、IGBTドリフト層に達するIGBTゲートを備えている。第2層は、第1層をダイオードトレンチの内側から外側に向かって押圧している。ダイオードドリフト層には、少なくとも第2層の下端の深さにライフタイム制御領域が形成されており、ライフタイム制御領域内の結晶欠陥密度は、ライフタイム制御領域外の結晶欠陥密度よりも高い。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)