WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013045241) CIRCUIT STRUCTURE FOR CONTROLLING A JFET COMPONENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/045241    International Application No.:    PCT/EP2012/067291
Publication Date: 04.04.2013 International Filing Date: 05.09.2012
IPC:
H03K 17/10 (2006.01), H03K 17/06 (2006.01), H03K 17/567 (2006.01), H03K 17/74 (2006.01)
Applicants: SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2 80333 München (DE) (For All Designated States Except US).
MELKONYAN, Ashot [AM/DE]; (DE) (For US Only)
Inventors: MELKONYAN, Ashot; (DE)
Common
Representative:
SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34 80506 München (DE)
Priority Data:
10 2011 083 684.5 29.09.2011 DE
Title (DE) SCHALTUNGSAUFBAU ZUR ANSTEUERUNG EINES JFET-BAUTEILS
(EN) CIRCUIT STRUCTURE FOR CONTROLLING A JFET COMPONENT
(FR) ENSEMBLE DE CIRCUITS DESTINÉ À COMMANDER UN COMPOSANT JFET
Abstract: front page image
(DE)Es wird ein Aufbau zur Ansteuerung eines JFET-Bauteils (10) angegeben, mit • - einem ersten Knoten (101), der als Drain-Anschluss der Anordnung verwendbar ist, • - einem zweiten Knoten (102), der als Source-Anschluss der Anordnung verwendbar ist, • - einem dritten Knoten (103), der als Gate-Anschluss der Anordnung verwendbar ist, • - einem vierten Knoten (104), umfassend • - einen Sperrschicht-Feldeffekttransistor (10), dessen Drain-Anschluss mit dem ersten Knoten (101) verbunden ist, • - einen weiteren Feldeffekttransistor (20) in Serienschaltung zum Sperrschicht-Feldeffekttransistor (10), wobei der Source-Anschluss des weiteren Feldeffekttransistors (20) mit dem zweiten Knoten (102) verbunden ist, • - eine erste Diode (40), die zwischen dem zweiten (102) und vierten Knoten (104) angeordnet ist, • - eine zweite Diode (50), die zwischen dem vierten Knoten (104) und dem Gate-Anschluss des weiteren Feldeffekttransistors (20) angeordnet ist, • - einen Kondensator (30), der zwischen dem vierten Knoten und dem dritten Knoten angeordnet ist, • - einem Widerstand (60), der zwischen dem Gate-Anschluss des weiteren Feldeffekttransistors und dem zweiten Knoten angeordnet ist.
(EN)The invention relates to a structure for controlling a JFET component (10), having a first node (101), which can be used as the drain connection of the arrangement, a second node (102), which can be used as the source connection of the arrangement, a third node (103), which can be used as the gate connection of the arrangement, and a fourth node (104), and comprising a junction-gate field effect transistor (10), the drain connection of which is connected to the first node (101), a further field effect transistor (20) series-connected to the junction-gate field effect transistor (10), wherein the source connection of the further field effect transistor (20) is connected to the second node (102), a first diode (40), which is arranged between the second (102) and fourth nodes (104), a second diode (50), which is arranged between the fourth node (104) and the gate connection of the further field effect transistor (20), a capacitor (30), which is arranged between the fourth node and the third node, and a resistor (60), which is arranged between the gate connection of the further field effect transistor and the second node.
(FR)L'invention concerne un ensemble destiné à commander un composant JFET (10), comportant • - un premier nœud (101) pouvant être utilisé comme connexion de drain dudit ensemble, • - un deuxième nœud (102) pouvant être utilisé comme connexion de source dudit ensemble, • - un troisième nœud (103) pouvant être utilisé comme connexion de grille dudit ensemble, • - un quatrième nœud (104) comprenant • - un transistor à effet de champ de type JFET (10) dont la connexion de drain est reliée au premier nœud (101), • - un autre transistor à effet de champ (20) monté en série avec le transistor à effet de champ de type JFET (10), la connexion de source de l'autre transistor à effet de champ (20) étant reliée au deuxième nœud (102), • - une première diode (40) disposée entre le deuxième (102) et le quatrième nœud (104), • - une deuxième diode (50) disposée entre le quatrième nœud (104) et la connexion de grille de l'autre transistor à effet de champ (20), • - un condensateur (30) disposé entre le quatrième nœud et le troisième nœud, • - une résistance (60) disposée entre la connexion de grille de l'autre transistor à effet de champ et le deuxième nœud.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)