WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013045191) IMAGE SENSOR ACHIEVING ELECTRON MULTIPLICATION VIA VERTICAL GATES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/045191    International Application No.:    PCT/EP2012/066705
Publication Date: 04.04.2013 International Filing Date: 28.08.2012
Chapter 2 Demand Filed:    02.07.2013    
IPC:
H01L 27/146 (2006.01)
Applicants: E2V SEMICONDUCTORS [FR/FR]; Avenue de Rochepleine F-38120 Saint Egreve (FR) (For All Designated States Except US).
FEREYRE, Pierre [FR/FR]; (FR) (For US Only).
MAYER, Frédéric [FR/FR]; (FR) (For US Only).
LIGOZAT, Thierry [FR/FR]; (FR) (For US Only)
Inventors: FEREYRE, Pierre; (FR).
MAYER, Frédéric; (FR).
LIGOZAT, Thierry; (FR)
Agent: GUERIN, Michel; Immeuble Visium 22 avenue Aristide Briand F-94117 Arcueil (FR)
Priority Data:
1158707 28.09.2011 FR
Title (EN) IMAGE SENSOR ACHIEVING ELECTRON MULTIPLICATION VIA VERTICAL GATES
(FR) CAPTEUR D'IMAGE A MULTIPLICATION D'ELECTRONS PAR GRILLES VERTICALES
Abstract: front page image
(EN)The invention relates to image sensors, and more particularly to sensors that are intended to detect images at low light levels. An active-pixel image sensor is provided, each pixel comprising, on the surface of an active semiconductor layer (12), a photodiode region (PHD) adjacent to a transfer gate (TR) itself adjacent to a charge storage region (18), the transfer gate permitting, when it receives a transfer pulse, the transfer of charge from the photodiode region to the storage region. The photodiode is adjacent to two multiplication gates (GA, GB) that extend vertically depthwise in the active layer between two adjacent pixels. The multiplication gates are isolated from the photodiode by a planar vertical insulating layer (22). They receive, during an integration phase preceding the transfer pulse, a series of high and low potential alternations in phase opposition, inducing opposed electric fields alternately, in one direction and then the other, between the gates and the photodiode.
(FR)L'invention concerne les capteurs d'image, et plus particulièrement ceux qui sont destinés à recueillir des images à bas niveau de luminance. On propose un capteur d'image à pixels actifs, chaque pixel comprenant, à la surface d'une couche active semiconductrice (12), une région de photodiode (PHD) adjacente à une grille de transfert (TR) elle-même adjacente à une région de stockage de charges (18), la grille de transfert autorisant, lorsqu'elle reçoit une impulsion de transfert, le transfert de charges de la région de photodiode vers la région de stockage. La photodiode est adjacente à deux grilles de multiplication (GA, GB) s'étendant verticalement en profondeur dans la couche active entre deux pixels adjacents. Les grilles de multiplication sont isolées de la photodiode par une couche plane verticale isolante (22). Elles reçoivent, pendant une phase d'intégration précédant l'impulsion de transfert, une série d'alternances de potentiels haut et bas, en opposition de phase, induisant des champs électriques opposés, alternativement dans un sens et dans l'autre, entre les grilles et la photodiode.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: French (FR)
Filing Language: French (FR)