WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2013044528) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2013/044528    International Application No.:    PCT/CN2011/080591
Publication Date: 04.04.2013 International Filing Date: 09.10.2011
IPC:
G02F 1/1368 (2006.01)
Applicants: SHENZHEN CHINA STAR OPTOELECTRONICS TECHNOLOGY CO., LTD. [CN/CN]; No.9-2 Tangming Rd, Guangming New District Shenzhen, Guangdong 518132 (CN) (For All Designated States Except US).
CHEN, Hsiaohsien [CN/CN]; (CN) (For US Only)
Inventors: CHEN, Hsiaohsien; (CN)
Agent: SHENZHEN BAIRUI PATENT & TRADEMARK OFFICE; Room 205 Building A, Yihua Complex Building Zhuzi Lin, Futian District Shenzhen, Guangdong 518040 (CN)
Priority Data:
201110293403.6 29.09.2011 CN
Title (EN) THIN FILM TRANSISTOR AND MANUFACTURING METHOD THEREOF, ARRAY SUBSTRATE AND LIQUID CRYSTAL DISPLAY DEVICE
(FR) TRANSISTOR À FILM FIN, SON PROCÉDÉ DE FABRICATION, SUBSTRAT DE RÉSEAU ET DISPOSITIF D'AFFICHAGE À CRISTAUX LIQUIDES
(ZH) 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
Abstract: front page image
(EN)A thin film transistor and manufacturing method thereof, array substrate and liquid crystal display device comprising the thin film transistor, the thin film transistor comprising a gate electrode and a source electrode (9); the gate electrode comprises a first metal layer block (2) and a second metal layer block (3) located above the first metal layer block (2); the thermal expansion coefficient of the second metal layer block (3) is smaller than that of the first metal layer block (2); the upper surface of the first metal layer block (2) is in contact with the lower surface of the second metal layer block (3); and the width of the upper surface of the first metal layer block (2) is consistent with that of the lower surface of the second metal layer block (3). The thin film transistor can inhibit the generation of a hillock while effectively avoiding electricity leakage.
(FR)L'invention concerne un transistor à film fin et un procédé de fabrication de celui-ci, un substrat de réseau et un dispositif d'affichage à cristaux liquides comprenant le transistor à film fin, lequel transistor à film fin comprend une électrode de grille et une électrode source (9). L'électrode de grille comprend un premier bloc de couche métallique (2) et un second bloc de couche métallique (3) situé au-dessus du premier bloc de couche métallique (2). Le coefficient de dilatation thermique du second bloc de couche métallique (3) est inférieur à celui du premier bloc de couche métallique (2). La surface supérieure du premier bloc de couche métallique (2) est en contact avec la surface inférieure du second bloc de couche métallique (3), et la largeur de la surface supérieure du premier bloc de couche métallique (2) est conforme à la largeur de la surface inférieure du second bloc de couche métallique (3). Le transistor à film fin permet d'empêcher la formation de monticules tout en empêchant efficacement les fuites d'électricité.
(ZH)一种薄膜晶体管及其制造方法、包括该薄膜晶体管的阵列基板和液晶显示装置。一种薄膜晶体管,包括闸极和源极(9),所述闸极包括第一金属层区块(2)和位于第一金属层区块(2)上方的第二金属层区块(3),所述第二金属层区块(3)的热膨胀系数小于所述第一金属层区块(2)的热膨胀系数;所述第一金属层区块(2)上表面和所述第二金属层区块(3)下表面相接触,且所述第一金属层区块(2)上表面和所述第二金属层区块(3)下表面的宽度保持一致。该薄膜晶体管可以在抑制凸包产生的同时,有效避免漏电现象。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)