Processing

Please wait...

Settings

Settings

1. WO2012131448 - A METHOD AND SYSTEM FOR MULTIPLEXING LOW FREQUENCY CLOCKS TO REDUCE INTERFACE COUNT

Publication Number WO/2012/131448
Publication Date 04.10.2012
International Application No. PCT/IB2011/053040
International Filing Date 08.07.2011
IPC
H ELECTRICITY
03
BASIC ELECTRONIC CIRCUITRY
K
PULSE TECHNIQUE
3
Circuits for generating electric pulses; Monostable, bistable or multistable circuits
H03K 3/00 (2006.01)
CPC
H03K 5/15
H04W 56/0015
Applicants
  • TEJAS NETWORKS LIMITED [IN/IN]; No. 58, 1st main Road, J. P Nagar 3rd Phase, Bangalore, Karnataka 560078, IN (AllExceptUS)
  • RAO, Srinivas [IN/IN]; IN (UsOnly)
  • RANKA, Gajendra Singh [IN/IN]; IN (UsOnly)
Inventors
  • RAO, Srinivas; IN
  • RANKA, Gajendra Singh; IN
Agents
  • BHOLA, Ravi; # 4121/B, 6th Cross, 19th A Main, HAL II Stage [Extension] Bangalore, Karnataka 560038, IN
Priority Data
1029/CHE/201130.03.2011IN
Publication Language English (EN)
Filing Language English (EN)
Designated States
Title
(EN) A METHOD AND SYSTEM FOR MULTIPLEXING LOW FREQUENCY CLOCKS TO REDUCE INTERFACE COUNT
(FR) PROCÉDÉ ET SYSTÈME POUR MULTIPLEXAGE D'HORLOGES BASSE FRÉQUENCE AFIN DE RÉDUIRE LE NOMBRE D'INTERFACES
Abstract
(EN)
Embodiments of the present disclosure relate to a method and system for multiplexing the low frequency signals from at least one clock transmitter to at least one clock receiver to reduce interface count. The low frequency signals are multiplexed in a CLKMUX logic using selection signals. The selection signals are generated using system frame and system clocks. The multiplexed clock is received by the CLKDEMUX logic through an interface. The interface can be backplane connectors, PCB traces and cables. The CLKDEMUX logic de-multiplexes the received clock and transmits to the SELECT LOGIC for selecting at least one low frequency clock. The SELECT LOGIC selects at least one low frequency clock based on the signals from a processor. The jitter attenuator filters jitter in the low frequency clock and the CLOCK SINK distributes system clocks to rest of system elements.
(FR)
Dans des modes de réalisation, l'invention concerne un procédé et un système pour multiplexer des signaux basse fréquence provenant d'au moins un émetteur d'horloge vers au moins un récepteur d'horloge afin de réduire le nombre d'interfaces. Les signaux basse fréquence sont multiplexés dans une logique CLKMUX au moyen de signaux de sélection qui sont générés au moyen d'une trame système et d'horloges système. La logique CLKDEMUX reçoit l'horloge multiplexée via une interface pouvant être des connecteurs de fond de panier, des traces de PCB et des câbles. La logique CLKDEMUX démultiplexe l'horloge reçue, et transmet la logique SELECT pour sélectionner au moins une horloge basse fréquence en fonction des signaux provenant d'un processeur. L'atténuateur de gigue filtre la gigue dans l'horloge basse fréquence, et la logique CLOCK SINK distribue des horloges système au reste des éléments système.
Also published as
Latest bibliographic data on file with the International Bureau