WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012119950) METHOD FOR PRODUCING AT LEAST ONE OPTOELECTRONIC SEMICONDUCTOR COMPONENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/119950    International Application No.:    PCT/EP2012/053650
Publication Date: 13.09.2012 International Filing Date: 02.03.2012
IPC:
H01L 33/00 (2010.01), H01L 33/42 (2010.01), H01L 33/08 (2010.01), H01L 25/075 (2006.01), H01L 33/62 (2010.01), H01S 5/02 (2006.01), H01S 5/42 (2006.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE) (For All Designated States Except US).
HAHN, Berthold [DE/DE]; (DE) (For US Only).
LEBER, Andreas [DE/DE]; (DE) (For US Only)
Inventors: HAHN, Berthold; (DE).
LEBER, Andreas; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstr. 55 80339 München (DE)
Priority Data:
10 2011 013 052.7 04.03.2011 DE
Title (DE) VERFAHREN ZUR HERSTELLUNG ZUMINDEST EINES OPTOELEKTRONISCHEN HALBLEITERBAUELEMENTS
(EN) METHOD FOR PRODUCING AT LEAST ONE OPTOELECTRONIC SEMICONDUCTOR COMPONENT
(FR) PROCÉDÉ DE FABRICATION D'AU MOINS UN COMPOSANT À SEMI-CONDUCTEUR OPTOÉLECTRONIQUE
Abstract: front page image
(DE)Es wird ein Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements mit den folgenden Schritten angegeben: a) Bereitstellen eines Trägers (1), welcher eine erste Oberfläche (11) und eine der ersten Oberfläche (11) gegenüberliegende zweite Oberfläche (12) aufweist; b) Anordnen von zumindest einem optoelektronischen Halbleiterchip (2) an der ersten Oberfläche (11) des Trägers (1), wobei der optoelektronische Halbleiterchip (2) mit zumindest einem n-seitigen Bereich (21) und zumindest einem p-seitigen Bereich (24) gebildet ist, und mit dem n-seitigen Bereich (21) oder dem p-seitigen Bereich (24) auf der ersten Oberfläche (11) aufgebracht ist; c) Anordnen einer elektrisch isolierenden Umhüllung (3) auf freiliegende Stellen der Außenflächen (23) des Halbleiterchips (2) und der ersten Oberfläche (11) des Trägers ( 1 ); d) teilweises Entfernen der elektrisch isolierenden Umhüllung (3), wobei nach dem Entfernen zumindest eine dem Träger (1) abgewandte Hauptfläche (22) des optoelektronischen Halbleiterchips (2) zumindest stellenweise frei von der elektrisch isolierenden Umhüllung (3) ist.
(EN)The invention relates to a method for producing at least one optoelectronic semiconductor component, comprising the following steps: a) providing a substrate (1), which has a first surface (11) and a second surface (12) opposite the first surface (11); b) arranging at least one optoelectronic semiconductor chip (2) on the first surface (11) of the substrate (1), wherein the optoelectronic semiconductor chip (2) is formed with at least one n-side area (21) and at least one p-side area (24) and is arranged on the first surface (11) by means of the n-side area (21) or the p-side area (24); c) arranging an electrically insulating casing (3) on exposed areas of the outer surfaces (23) of the semiconductor chip (2) and of the first surface (11) of the substrate (1); and d) partially removing the electrically insulating casing (3), wherein at least one main surface (22) of the optoelectronic semiconductor chip (2) facing away from the substrate (1) is free from the electrically insulating casing (3) at least in some parts after the removal.
(FR)L'invention concerne un procédé de fabrication d'au moins un composant à semi-conducteur optoélectronique, comprenant les étapes suivantes : a) obtention d'un substrat (1) comportant une première surface (11) et une deuxième surface (12) opposée à la première surface (11) ; b) mise en place d'au moins une puce à semi-conducteur optoélectronique (2) sur la première surface (11) du substrat (1), ladite puce à semi-conducteur optoélectronique (2) étant formée avec au moins une zone côté n (21) et au moins une zone côté p (24) et étant placée avec la zone côté n (21) ou la zone p (24) sur la première surface (11) ; c) mise en place d'un enrobage électriquement isolant (3) sur des endroits exposés des surfaces externes (23) de la puce à semi-conducteur (2) et de la première surface (11) du substrat (1) ; d) élimination partielle de l'enrobage électriquement isolant (3), au moins une surface principale (22) de la puce à semi-conducteur optoélectronique (2) située à l'opposé du substrat (1) étant dépourvue au moins par endroits de l'enrobage électriquement isolant (3) après ladite élimination.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)