WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012119333) THROUGH-SILICON-VIA (TSV) STRUCTURE AND ITS FABRICATING METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/119333    International Application No.:    PCT/CN2011/072593
Publication Date: 13.09.2012 International Filing Date: 11.04.2011
IPC:
H01L 21/768 (2006.01), H01L 23/48 (2006.01)
Applicants: INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3, Beitucheng West Road Chaoyang District, Beijing 100029 (CN) (For All Designated States Except US).
ZHAO, Chao [BE/BE]; (BE) (For US Only).
CHEN, Dapeng [CN/CN]; (CN) (For US Only).
OU, Wen [CN/CN]; (CN) (For US Only)
Inventors: ZHAO, Chao; (BE).
CHEN, Dapeng; (CN).
OU, Wen; (CN)
Agent: UNITALEN ATTORNEYS AT LAW; 7th Floor, Scitech Place No.22, Jian Guo Men Wai Ave. Chaoyang District, Beijing 100004 (CN)
Priority Data:
201110052134.4 04.03.2011 CN
Title (EN) THROUGH-SILICON-VIA (TSV) STRUCTURE AND ITS FABRICATING METHOD
(FR) STRUCTURE D'INTERCONNEXION VERTICALE (TSV) ET SON PROCÉDÉ DE FABRICATION
(ZH) 穿硅通孔结构及其形成方法
Abstract: front page image
(EN)A Through-Silicon-Via (TSV) structure and its fabricating method are provided. Said fabricating method comprises: providing a semiconductor substrate, which comprises an upper surface and a rear surface opposite to each other; forming an opening by etching the upper surface of the semiconductor substrate; forming the first nails by filling the opening with conductive materials; forming a groove by etching the rear surface of the semiconductor substrate, wherein the first nails are exposed from the bottom of the groove; forming the second nails by filling the groove with etchable conductive materials, and etching the etchable conductive materials, wherein the second nails connect with the first nails up and down; filling the gaps between the second nails and the semiconductor substrate and between the adjacent second nails with a dielectric layer. The present invention helps to improve the reliability of the TSV structure, and avoid void defects.
(FR)La présente invention a trait à une structure d'interconnexion verticale (TSV) et à son procédé de fabrication. Ledit procédé de fabrication comprend les étapes consistant : à fournir un substrat semi-conducteur, qui comprend une surface supérieure et une surface arrière qui sont disposées à l'opposé l'une de l'autre ; à former une ouverture en gravant la surface supérieure du substrat semi-conducteur ; à former les premiers clous en remplissant l'ouverture avec des matériaux conducteurs ; à forme une rainure en gravant la surface arrière du substrat semi-conducteur, lesdits premiers clous étant exposés à partir du fond de la rainure ; à former les seconds clous en remplissant la rainure avec des matériaux conducteurs pouvant être gravés, et à graver les matériaux conducteurs pouvant être gravés, lesquels seconds clous se connectent avec les premiers clous de haut en bas ; à remplir les espaces libres entre les seconds clous et le substrat semi-conducteur et entre les seconds clous adjacents avec une couche diélectrique. La présente invention permet d'améliorer la fiabilité de la structure de TSV et d'éviter les défauts de vide.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)