WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012115095) SYSTEM FOR ANALYSING RELIABILITY OF FAULT TREE SYSTEM, PROGRAMME AND METHOD FOR ANALYSING RELIABILITY OF FAULT TREE SYSTEM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/115095    International Application No.:    PCT/JP2012/054108
Publication Date: 30.08.2012 International Filing Date: 21.02.2012
IPC:
G06F 11/22 (2006.01)
Applicants: NEC Corporation [JP/JP]; 7-1, Shiba 5-chome, Minato-ku, Tokyo 1088001 (JP) (For All Designated States Except US).
XIANG Jianwen [CN/JP]; (JP) (For US Only)
Inventors: XIANG Jianwen; (JP)
Agent: UDAKA Katsuki; No2, Azuma Bldg. 5fl, 14, Kandasakumacho 1-chome, Chiyoda-ku, Tokyo 1010025 (JP)
Priority Data:
2011-035436 22.02.2011 JP
Title (EN) SYSTEM FOR ANALYSING RELIABILITY OF FAULT TREE SYSTEM, PROGRAMME AND METHOD FOR ANALYSING RELIABILITY OF FAULT TREE SYSTEM
(FR) SYSTÈME POUR L'ANALYSE DE LA FIABILITÉ D'UN SYSTÈME D'ARBRE DE DÉFAILLANCES, PROGRAMME ET PROCÉDÉ POUR L'ANALYSE DE LA FIABILITÉ D'UN SYSTÈME D'ARBRE DE DÉFAILLANCES
(JA) 故障の木システム信頼性分析システム、故障の木システム信頼性分析方法及びプログラム
Abstract: front page image
(EN)The present invention is a system for analysing the reliability of a fault tree system, said analysis system having a k/n gate apportioning means, which apportions a logical OR k/n gate, having an OR gate as an input, to disjoint logical AND k/m gates (m≤n) which do not have an OR gate as an input.
(FR)La présente invention se rapporte à un système pour l'analyse de la fiabilité d'un système d'arbre de défaillances, ce système d'analyse étant doté d'un moyen d'attribution de porte k/n qui attribue une porte logique k/n OU ayant une porte OU en guise d'entrée à des portes logiques k/m ET disjointes (m ≤ n) qui n'ont pas de porte OU en guise d'entrée.
(JA)本発明は、故障の木システム信頼性分析システムであって、ORゲートを入力とする論理和k/nゲートを、ORゲートを入力としないディスジョイント論理積k/mゲート(m≦n)に分割するk/nゲート分割手段を有する故障の木システム信頼性分析システムである。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)