WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012114655) MEMS RESONATOR
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/114655    International Application No.:    PCT/JP2012/000616
Publication Date: 30.08.2012 International Filing Date: 31.01.2012
IPC:
H03H 9/24 (2006.01), B81B 3/00 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
NAKAMURA, Kunihiko; (For US Only)
Inventors: NAKAMURA, Kunihiko;
Agent: SAMEJIMA, Mutsumi; AOYAMA & PARTNERS, IMP Building, 3-7, Shiromi 1-chome, Chuo-ku, Osaka-shi, Osaka 5400001 (JP)
Priority Data:
2011-034402 21.02.2011 JP
Title (EN) MEMS RESONATOR
(FR) RÉSONATEUR MEMS
(JA) MEMS共振器
Abstract: front page image
(EN)Provided is an MEMS resonator with a high Q factor by suppressing a high-frequency signal loss caused by a barrier in a thin film laminated part. The MEMS resonator is configured to reduce a resistance loss of AC current by applying AC current concurrently with DC current when a junction interface(barrier) such as a pn junction is present in an AC current input and output system of an oscillator (1) and electrodes (2 and 3). DC bias circuits (22, 23, and 24) are provided at an input electrode side and/or at an output electrode side to constantly apply DC current to the junction interface.
(FR)Cette invention se rapporte à un résonateur MEMS qui présente un facteur Q élevé en supprimant une perte de signal à haute fréquence provoquée par une barrière dans une partie stratifiée d'une couche mince. Le résonateur MEMS est configuré de façon à réduire une perte de résistance d'un courant alternatif en appliquant un courant alternatif en même temps qu'un courant continu quand une interface de jonction (barrière) telle qu'une jonction pn est présente dans un système d'entrée et de sortie à courant alternatif d'un oscillateur (1) et dans des électrodes (2 et 3). Des circuits de polarisation continue (22, 23, et 24) sont prévus sur un côté d'électrode d'entrée et/ou sur un côté d'électrode de sortie de façon à appliquer en permanence un courant continu à l'interface de jonction.
(JA) 薄膜積層部のバリアによる高周波信号の損失を抑制して、高いQ値を有するMEMS共振器を提供するために、MEMS共振器において、振動子(1)や電極(2,3)の交流電流の入出力系統にpn接合等の接合界面(バリア)が存在する場合、交流電流と共に直流電流を同時に流すことにより、交流電流に加わる抵抗損失を低減する構成であり、接合界面に定常的に直流電流を流すための直流バイアス回路(22,23,24)が入力電極側および/または出力電極側に設けられている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)