Processing

Please wait...

Settings

Settings

Goto Application

1. WO2012114463 - COMPUTER AND FIRMWARE EXECUTION METHOD

Publication Number WO/2012/114463
Publication Date 30.08.2012
International Application No. PCT/JP2011/053912
International Filing Date 23.02.2011
IPC
G06F 9/48 2006.1
GPHYSICS
06COMPUTING; CALCULATING OR COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
46Multiprogramming arrangements
48Program initiating; Program switching, e.g. by interrupt
CPC
G06F 9/4818
GPHYSICS
06COMPUTING; CALCULATING; COUNTING
FELECTRIC DIGITAL DATA PROCESSING
9Arrangements for program control, e.g. control units
06using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
46Multiprogramming arrangements
48Program initiating; Program switching, e.g. by interrupt
4806Task transfer initiation or dispatching
4812by interrupt, e.g. masked
4818Priority circuits therefor
Applicants
  • 株式会社日立製作所 HITACHI, LTD. [JP]/[JP] (AllExceptUS)
  • 浦山厚 URAYAMA Atsushi [JP]/[JP] (UsOnly)
  • 大桃正文 OOMOMO Masafumi [JP]/[JP] (UsOnly)
  • 藤沼真巳 FUJINUMA Masami [JP]/[JP] (UsOnly)
  • 橋岡大地 HASHIOKA Daichi [JP]/[JP] (UsOnly)
Inventors
  • 浦山厚 URAYAMA Atsushi
  • 大桃正文 OOMOMO Masafumi
  • 藤沼真巳 FUJINUMA Masami
  • 橋岡大地 HASHIOKA Daichi
Agents
  • 平木祐輔 HIRAKI Yusuke
Priority Data
Publication Language Japanese (ja)
Filing Language Japanese (JA)
Designated States
Title
(EN) COMPUTER AND FIRMWARE EXECUTION METHOD
(FR) ORDINATEUR ET PROCÉDÉ D'EXÉCUTION DE MICROLOGICIEL
(JA) 計算機、ファームウェア実行方法
Abstract
(EN) The purpose of the present invention is to provide a computer capable of reducing the time for which the execution of an OS is suspended when a hardware interrupt has occurred. This computer classifies each of a plurality of CPU cores as an OS execution CPU core for executing an OS or a firmware-dedicated CPU core dedicated to the execution of firmware. When hardware interrupt processing having higher priority than the OS occurs, the OS execution CPU core executes part of the interrupt processing, hands over the remaining processing to the firmware-dedicated CPU core, and returns to OS execution processing.
(FR) L'objet de la présente invention consiste à proposer un ordinateur capable de réduire le temps pendant lequel l'exécution d'un système d'exploitation est suspendue lorsqu'une interruption de matériel s'est produite. Cet ordinateur classe chacun d'une pluralité de noyaux d'unité centrale en tant que noyau d'unité centrale d'exécution de système d'exploitation pour exécuter un système d'exploitation ou noyau d'unité centrale dédié au micrologiciel qui est dédié à l'exécution de micrologiciel. Lorsqu'un traitement d'interruption de matériel ayant une priorité plus élevée que le système d'exploitation se produit, le noyau d'unité centrale d'exécution de système d'exploitation exécute une partie du traitement d'interruption, transfère le traitement restant au noyau d'unité centrale dédié au micrologiciel, et retourne au traitement d'exécution de système d'exploitation.
(JA)  本発明は、ハードウェア割込が発生したときにOS実行が中断されている時間を短縮することのできる計算機を提供することを目的とする。 本発明に係る計算機は、複数のCPUコアを、OS実行のためのOS実行CPUコアと、ファームウェア実行専用のファームウェア専用CPUコアとに区分する。OSよりも優先度が高いハードウェア割込処理が発生すると、OS実行CPUコアは割込処理の一部を実行してファームウェア専用CPUコアに残りの処理を引き継ぎ、自身はOS実行処理に復帰する。
Latest bibliographic data on file with the International Bureau