WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012114379) METHOD FOR MANUFACTURING THIN-FILM TRANSISTOR DEVICE, THIN-FILM TRANSISTOR DEVICE, AND DISPLAY DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/114379    International Application No.:    PCT/JP2011/001026
Publication Date: 30.08.2012 International Filing Date: 23.02.2011
IPC:
H01L 21/336 (2006.01), H01L 21/20 (2006.01), H01L 29/786 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
SUGAWARA, Yuta; (For US Only)
Inventors: SUGAWARA, Yuta;
Agent: NII, Hiromori; c/o NII Patent Firm, 6F, Tanaka Ito Pia Shin-Osaka Bldg.,3-10, Nishi Nakajima 5-chome, Yodogawa-ku, Osaka-city, Osaka 5320011 (JP)
Priority Data:
Title (EN) METHOD FOR MANUFACTURING THIN-FILM TRANSISTOR DEVICE, THIN-FILM TRANSISTOR DEVICE, AND DISPLAY DEVICE
(FR) PROCÉDÉ DE FABRICATION D'UN DISPOSITIF À TRANSISTORS À COUCHES MINCES, DISPOSITIF À TRANSISTORS À COUCHES MINCES ET DISPOSITIF D'AFFICHAGE
(JA) 薄膜トランジスタ装置の製造方法、薄膜トランジスタ装置および表示装置
Abstract: front page image
(EN)Provided is a method for manufacturing a thin-film transistor that forms a crystalline silicon film that has stabilized crystallinity using a laser with a wavelength in the visible light range. This method for manufacturing a thin-film transistor comprises: a step (S11) for forming a plurality of gate electrodes on a substrate; a step (S12) for forming a gate insulating layer on the plurality of gate electrodes; a step (S13) for forming a noncrystalline silicon layer on the gate insulating layer; a step (S14) for generating a crystalline silicon layer by crystallization of the noncrystalline silicon layer using a prescribed laser beam; and a step (S18) for forming a source electrode and a drain electrode in regions on the crystalline silicon layer corresponding to each of the plurality of gate electrodes. The film thickness of the gate insulating layer and the film thickness of the noncrystalline silicon layer are formed so as to satisfy prescribed conditional expressions.
(FR)L'invention concerne un procédé de fabrication d'un transistor à couches minces dans lequel est formé un film de silicium cristallin offrant une cristallinité stabilisée à l'aide d'un laser possédant une longueur d'onde dans le spectre visible. Ce procédé de fabrication d'un transistor à couches minces comprend : une étape (S11) de formation d'une pluralité d'électrodes de grille sur un substrat ; une étape (S12) de formation d'une couche d'isolation de grille sur la pluralité d'électrodes de grille ; une étape (S13) de formation d'une couche de silicium non cristallin sur la couche d'isolation de grille ; une étape (S14) de production d'une couche de silicium cristallin par cristallisation de la couche de silicium non cristallin à l'aide d'un faisceau laser déterminé ; et une étape (S18) de formation d'une électrode de source et d'une électrode de drain dans des régions de la couche de silicium cristallin correspondant à chaque électrode parmi la pluralité d'électrodes de grille. L'épaisseur de la couche d'isolation de grille et l'épaisseur de la couche de silicium non cristallin sont formées de manière à satisfaire des expressions conditionnelles déterminées.
(JA)可視光領域の波長のレーザーを用いて、結晶性の安定した結晶シリコン膜を形成する薄膜トランジスタの製造方法を提供する。基板上に複数のゲート電極を形成する工程(S11)と、複数のゲート電極上にゲート絶縁層を形成する工程(S12)と、ゲート絶縁層上に非晶質性シリコン層を形成する工程(S13)と、所定のレーザー光を用いて非晶質性シリコン層を結晶化させて結晶性シリコン層を生成する工程(S14)と、複数のゲート電極の各々に対応する前記結晶性シリコン層上の領域にソース電極及びドレイン電極を形成する工程(S18)と、を含み、上記ゲート絶縁層の膜厚、非晶質性シリコン層の膜厚は、所定の条件式を満たすように形成される。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)