WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012112794) A METHOD OF USING A SECURE PRIVATE NETWORK TO ACTIVELY CONFIGURE THE HARDWARE OF A COMPUTER OR MICROCHIP
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/112794    International Application No.:    PCT/US2012/025481
Publication Date: 23.08.2012 International Filing Date: 16.02.2012
IPC:
H04L 29/06 (2006.01), G06F 21/53 (2013.01), G06F 21/76 (2013.01)
Applicants: ELLIS, Frampton, E. [US/US]; (US)
Inventors: ELLIS, Frampton, E.; (US)
Agent: GARRETT, Arthur, S.; Finnegan, Henderson, Farabow, Garrett & Dunner, LLP 901 New York Avenue, NW Washington, DC 20001-4413 (US)
Priority Data:
61/573,007 03.08.2011 US
61/457,297 18.02.2011 US
PCT/US2011/025257 17.02.2011 US
61/457,976 26.07.2011 US
61/457,983 28.07.2011 US
61/573,006 02.08.2011 US
Title (EN) A METHOD OF USING A SECURE PRIVATE NETWORK TO ACTIVELY CONFIGURE THE HARDWARE OF A COMPUTER OR MICROCHIP
(FR) PROCÉDÉ D'UTILISATION D'UN RÉSEAU PRIVÉ SÉCURISÉ PERMETTANT DE CONFIGURER ACTIVEMENT LES COMPOSANTS MATÉRIELS D'UN ORDINATEUR OU D'UNE MICRO-PUCE
Abstract: front page image
(EN)A method for a computer or microchip with one or more inner hardware-based access barriers or firewalls that establish one or more private units disconnected from a public unit or units having connection to the public Internet and one or more of the private units have a connection to one or more non-lnternet-connected private networks for private network control of the configuration of the computer or microchip using active hardware configuration, including field programmable gate arrays (FPGA). The hardware-based access barriers include a single out-only bus and/or another in-only bus with a single on/off switch.
(FR)La présente invention se rapporte à un procédé pour un ordinateur ou une micro-puce doté, ou dotée, d'une ou plusieurs barrières d'accès matérielles intérieures, ou coupe-feux, qui établissent une ou plusieurs unités privées déconnectées d'une ou plusieurs unités publiques qui sont dotées d'une connexion à l'Internet public et une ou plusieurs des unités privées étant dotées d'une connexion à un ou plusieurs réseaux privés qui ne sont pas raccordés à Internet pour permettre une commande de réseau privé de la configuration de l'ordinateur ou de la micro-puce à l'aide d'une configuration matérielle active, comprenant des réseaux prédiffusés programmables par l'utilisateur (FGPA, Field Programmable Gate Arrays). Les barrières d'accès matérielles comprennent un bus unique dédié aux sorties et/ou un autre bus dédié aux entrées, les deux bus étant dotés d'un unique interrupteur marche-arrêt.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)