WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012111397) INTERNAL WIRING STRUCTURE OF SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/111397    International Application No.:    PCT/JP2012/051527
Publication Date: 23.08.2012 International Filing Date: 25.01.2012
IPC:
H05K 1/02 (2006.01), H01L 25/07 (2006.01), H01L 25/18 (2006.01), H02M 7/48 (2007.01)
Applicants: FUJI ELECTRIC CO., LTD. [JP/JP]; 1-1, Tanabeshinden, Kawasaki-ku, Kawasaki-shi, Kanagawa 2109530 (JP) (For All Designated States Except US).
FUKUDA, Kyohei [JP/JP]; (JP) (For US Only)
Inventors: FUKUDA, Kyohei; (JP)
Agent: HATTORI, Kiyoshi; HATTORI PATENT OFFICE, Hachioji Azumacho Center Building, 9-8, Azuma-cho, Hachioji-shi, Tokyo 1920082 (JP)
Priority Data:
2011-031838 17.02.2011 JP
Title (EN) INTERNAL WIRING STRUCTURE OF SEMICONDUCTOR DEVICE
(FR) STRUCTURE DE CÂBLAGE INTERNE D'UN DISPOSITIF SEMI-CONDUCTEUR
(JA) 半導体装置の内部配線構造
Abstract: front page image
(EN)Provided is an internal wiring structure of a power semiconductor device, in which two wiring conductors having the same direction of current flow are arranged facing each other and the mutual inductance between these wiring conductors can be reduced and the heat dispersal effect can be increased. Two wiring conductors (4a, 4b) are formed with notches (7a, 7b) provided in each of two flat plates (1a, 1b) in an alternating manner from side walls (2a, 3a, 2b, 3b) of the flat plates (1a, 1b). Mutual inductance (M) can be reduced by arranging the two wiring conductors (4a, 4b) in parallel and facing each other in such a way that currents (I1, I2) which flow along the notches (7a, 7b) flow in mutually opposite directions. Also, heat dispersion can be improved since the areas of the planes of the wiring conductors (4a, 4b) that are formed with notches (7a, 7b) are large.
(FR)La présente invention se rapporte à une structure de câblage interne d'un dispositif semi-conducteur électrique, dans laquelle deux conducteurs de câblage qui présentent la même direction de circulation de courant sont agencés l'un en face de l'autre et l'inductance mutuelle entre ces conducteurs de câblage peut être réduite, et l'effet de dissipation thermique peut être accru. Deux conducteurs de câblage (4a, 4b) sont formés avec des encoches (7a, 7b) réalisées dans chaque plaque parmi deux plaques plates (1a, 1b) de manière alternée depuis des parois latérales (2a, 3a, 2b, 3b) des plaques plates (1a, 1b). L'inductance mutuelle (M) peut être réduite en disposant les deux conducteurs de câblage (4a, 4b) en parallèle et l'un en face de l'autre de telle sorte que les courants (I1, I2) qui circulent le long des encoches (7a, 7b) circulent dans des directions mutuellement opposées. De même, la dissipation thermique peut être améliorée puisque les superficies des plans des conducteurs de câblage (4a, 4b) qui sont formés avec des encoches (7a, 7b) sont importantes.
(JA) 対向して配置され、電流の流れる向きが同じ方向である2個の配線導体で、この配線導体間の相互インダクタンスを低減でき、また熱放散効果を大きくできる電力用半導体装置の内部配線構造を提供すること。 2枚の平板(1a,1b)の側壁(2a,3a,2b,3b)から交互に切り込み(7a,7b)をそれぞれの平板(1a,1b)に入れて2個の配線導体(4a,4b)を形成し、切り込み(7a,7b)に沿って流れる電流(I1,I2)が互いに逆向きに流れるように、2個の配線導体(4a,4b)を対向させて平行に配置することで、相互インダクタンス(M)を小さくすることができる。また、切り込み(7a,7b)を入れて形成される配線導体(4a,4b)の平面の面積が大きくなるので、放熱性を向上させることができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)