WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012110779) CONTROLLING LATENCY AND POWER CONSUMPTION IN A MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/110779    International Application No.:    PCT/GB2012/050231
Publication Date: 23.08.2012 International Filing Date: 03.02.2012
IPC:
G06F 13/16 (2006.01)
Applicants: ARM LIMITED [--/GB]; 110 Fulbourn Road Cherry Hinton Cambridge CB1 9NJ (GB) (For All Designated States Except US).
MACE, Timothy Charles [GB/GB]; (GB) (For US Only).
CRAWFORD, Ashley John [GB/GB]; (GB) (For US Only)
Inventors: MACE, Timothy Charles; (GB).
CRAWFORD, Ashley John; (GB)
Agent: MILLS, Julia; 120 Holborn London EC1N 2DY (GB)
Priority Data:
1102608.5 15.02.2011 GB
Title (EN) CONTROLLING LATENCY AND POWER CONSUMPTION IN A MEMORY
(FR) RÉGULATION DU TEMPS D'ATTENTE ET DE LA CONSOMMATION D'ÉNERGIE DANS UNE MÉMOIRE
Abstract: front page image
(EN)Memory circuitry, a data processing apparatus and a method of storing data are disclosed. The memory circuitry comprises: a memory for storing the data; and control circuitry for controlling power consumption of the memory by controlling a rate of access to the memory such that an average access delay between adjacent accesses is maintained at or above a predetermined value; wherein the control circuitry is configured to determine a priority of an access request to the memory and to maintain the average access delay at or above the predetermined value by delaying at least some accesses from access requests having a lower priority for longer than at least some accesses from access requests having a higher priority.
(FR)L'invention concerne des circuits à mémoire, un appareil de traitement de données et un procédé de stockage de données. Lesdits circuits à mémoire comprennent : une mémoire destinée au stockage des données ; et des circuits de régulation permettant la régulation de la consommation d'énergie de la mémoire grâce à la régulation de la capacité d'accès à la mémoire de sorte que le temps d'accès moyen entre les accès successifs reste supérieur ou égal à une valeur prédéfinie. Lesdits circuits de régulation servent à définir la priorité d'une demande d'accès à la mémoire et à faire en sorte que le temps d'accès moyen reste supérieur ou égal à la valeur prédéfinie grâce à un retard d'au moins certains des accès qui proviennent de demandes d'accès ayant une priorité plus basse, ce retard étant plus long que celui d'au moins certains des accès qui proviennent de demandes d'accès ayant une priorité plus haute.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)