WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012110410) CONTROL OF CROSS-OVER POINT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/110410    International Application No.:    PCT/EP2012/052265
Publication Date: 23.08.2012 International Filing Date: 10.02.2012
IPC:
H03F 3/26 (2006.01), H03F 1/02 (2006.01)
Applicants: NUJIRA LIMITED [GB/GB]; Building 1010 Cambourne Business Park Cambourne Cambridge Cambridgeshire CB23 6DP (GB) (For All Designated States Except US).
WIMPENNY, Gerard [GB/GB]; (GB) (For US Only).
WILSON, Martin [GB/GB]; (GB) (For US Only)
Inventors: WIMPENNY, Gerard; (GB).
WILSON, Martin; (GB)
Agent: WILLIAMS, David John; Page White & Farrer Bedford House John Street London Greater London WC1N 2BF (GB)
Priority Data:
1102643.2 15.02.2011 GB
Title (EN) CONTROL OF CROSS-OVER POINT
(FR) COMMANDE DE POINT DE CROISEMENT
Abstract: front page image
(EN)There is provided an output stage comprising: a phase splitter for receiving an input signal and for generating first and second drive signals of opposite phase in dependence thereon; a DC offset signal generator for generating a DC offset signal; an adder for adding the DC offset signal to the first drive signal to provide a first modified drive signal; a subtractor for subtracting the DC offset signal from the second drive signal to provide a second modified drive signal; a first drive transistor associated with a first power supply voltage, for generating a first output signal in dependence on the first modified drive signal; a second drive transistor associated with a second power supply voltage, for generating a second output signal in dependence on the second modified drive signal; and a combiner for combining the first and second output signals to generate a phase combined output signal, wherein the DC offset signal is generated in order to equalise the power dissipated in the first and second transistors.
(FR)L'invention porte sur un étage de sortie comprenant : un diviseur de phase pour recevoir un signal d'entrée et pour générer en fonction de celui-ci des premier et second signaux d'attaque de phases opposées; un générateur de signal de décalage du niveau continu pour générer un signal de décalage du niveau continu; un additionneur pour additionner le signal de décalage du niveau continu au premier signal d'attaque afin de émettre un premier signal d'attaque modifié; un soustracteur pour soustraire le signal de décalage du niveau continu du second signal d'attaque afin d'émettre un second signal d'attaque modifié; un premier transistor d'attaque associé à une première tension d'alimentation électrique, pour générer un premier signal de sortie en fonction du premier signal d'attaque modifié; un second transistor d'attaque associé à une seconde tension d'alimentation électrique, pour générer un second signal de sortie en fonction du second signal d'attaque modifié; et un combineur pour combiner les premier et second signaux de sortie afin de générer un signal de sortie combiné en phase, le signal de décalage du niveau continu étant généré de manière à égaliser la puissance dissipée dans les premier et second transistors.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)