WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012110365) CARRIER SUBSTRATE AND METHOD FOR PRODUCING SEMICONDUCTOR CHIPS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/110365    International Application No.:    PCT/EP2012/052060
Publication Date: 23.08.2012 International Filing Date: 07.02.2012
IPC:
H01L 21/761 (2006.01), H01L 23/60 (2006.01), H01L 25/16 (2006.01), H01L 27/15 (2006.01), H01L 33/00 (2010.01), H01L 27/14 (2006.01), H01L 33/64 (2010.01), H01L 27/02 (2006.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE) (For All Designated States Except US).
GÜNTHER, Ewald Karl Michael [DE/DE]; (DE) (For US Only).
PLÖSSL, Andreas [DE/DE]; (DE) (For US Only).
ZULL, Heribert [DE/DE]; (DE) (For US Only).
VEIT, Thomas [DE/DE]; (DE) (For US Only).
KÄMPF, Mathias [DE/DE]; (DE) (For US Only).
DENNEMARCK, Jens [DE/DE]; (DE) (For US Only).
BÖHM, Bernd [DE/DE]; (DE) (For US Only).
PERZLMAIER, Korbinian [DE/DE]; (DE) (For US Only)
Inventors: GÜNTHER, Ewald Karl Michael; (DE).
PLÖSSL, Andreas; (DE).
ZULL, Heribert; (DE).
VEIT, Thomas; (DE).
KÄMPF, Mathias; (DE).
DENNEMARCK, Jens; (DE).
BÖHM, Bernd; (DE).
PERZLMAIER, Korbinian; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstraße 55 80339 München (DE)
Priority Data:
10 2011 011 378.9 16.02.2011 DE
Title (DE) TRÄGERSUBSTRAT UND VERFAHREN ZUR HERSTELLUNG VON HALBLEITERCHIPS
(EN) CARRIER SUBSTRATE AND METHOD FOR PRODUCING SEMICONDUCTOR CHIPS
(FR) SUBSTRAT PORTEUR ET PROCÉDÉ DE FABRICATION DE PUCES SEMI-CONDUCTRICES
Abstract: front page image
(DE)Es wird ein Trägersubstrat (10) für eine Halbleiterschichtenfolge angegeben, das eine erste Hauptfläche (11) und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche (12) aufweist. Zwischen der ersten Hauptfläche und der zweiten Hauptfläche ist eine Diodenstruktur (2) ausgebildet, die die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert. Weiterhin wird ein Verfahren zur Herstellung von Halbleiterchips (3) mit einem Trägersubstrat angegeben.
(EN)The invention relates to a carrier substrate (10) for a semiconductor layer sequence, comprising a first main surface (11) and a second main surface (12) opposite the first main surface. A diode structure (2) is formed between the first main surface and the second main surface. The diode structure electrically insulates the first main surface from the second main surface at least for one polarity of a voltage. The invention further relates to a method for producing semiconductor chips (3) having a carrier substrate.
(FR)L'invention concerne un substrat porteur (10) pour une suite de couches semi-conductrices, lequel présente une première surface principale (11) et une deuxième surface principale (12) opposée à la première surface principale. Une structure de diode (2) qui isole électriquement la première surface principale de la deuxième surface principale au moins pour une polarité d'une tension électrique est formée entre la première surface principale et la deuxième surface principale. L'invention concerne également un procédé de fabrication de puces semi-conductrices (3) pourvues d'un substrat porteur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)