WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012110364) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING OPTOELECTRONIC SEMICONDUCTOR CHIPS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/110364    International Application No.:    PCT/EP2012/052053
Publication Date: 23.08.2012 International Filing Date: 07.02.2012
IPC:
H01L 33/40 (2010.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstr. 4 93055 Regensburg (DE) (For All Designated States Except US).
ENGL, Karl [DE/DE]; (DE) (For US Only).
MAUTE, Markus [DE/DE]; (DE) (For US Only).
RAMMELSBERGER, Stefanie [DE/DE]; (DE) (For US Only).
KASPRZAK-ZABLOCKA, Anna [PL/DE]; (DE) (For US Only)
Inventors: ENGL, Karl; (DE).
MAUTE, Markus; (DE).
RAMMELSBERGER, Stefanie; (DE).
KASPRZAK-ZABLOCKA, Anna; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstraße 55 80339 München (DE)
Priority Data:
10 2011 011 140.9 14.02.2011 DE
Title (DE) OPTOELEKTRONISCHER HALBLEITERCHIP UND VERFAHREN ZUR HERSTELLUNG VON OPTOELEKTRONISCHEN HALBLEITERCHIPS
(EN) OPTOELECTRONIC SEMICONDUCTOR CHIP AND METHOD FOR PRODUCING OPTOELECTRONIC SEMICONDUCTOR CHIPS
(FR) PUCE SEMI-CONDUCTRICE OPTOÉLECTRONIQUE ET PROCÉDÉ DE FABRICATION D'UNE PUCE SEMI-CONDUCTRICE OPTOÉLECTRONIQUE
Abstract: front page image
(DE)Es wird ein optoelektronischer Halbleiterchip (1) mit einem Halbleiterkörper (2) und einem Träger (7), auf dem der Halbleiterkörper angeordnet ist, angegeben, wobei der Halbleiterkörper einen aktiven Bereich (20) aufweist, der zwischen einer ersten Halbleiterschicht (21) eines ersten Leitungstyps und einer zweiten Halbleiterschicht (22) eines vom ersten Leitungstyp verschiedenen zweiten Leitungstyps angeordnet ist. Die erste Halbleiterschicht ist auf der dem Träger zugewandten Seite des aktiven Bereichs angeordnet. Die erste Halbleiterschicht ist elektrisch leitend mit einer ersten Anschlussschicht (31) verbunden, die zwischen dem Träger und dem Halbleiterkörper angeordnet ist. Zwischen der ersten Anschlussschicht und dem Träger ist eine Verkapselungsschicht angeordnet, die in Aufsicht auf den Halbleiterchip zumindest bereichsweise über eine den Halbleiterkörper begrenzende Seitenfläche (26) hinausragt. Weiterhin wird ein Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips angegeben.
(EN)The invention relates to an optoelectronic semiconductor chip (1) having a semiconductor body (2) and a substrate (7) on which the semiconductor body is disposed, wherein the semiconductor body has an active region (20) which is disposed between a first semiconductor layer (21) of a first conductor type and a second semiconductor layer (22) of a second conductor type different from the first conductor type. The first semiconductor layer is disposed on the side of the active region facing the substrate. The first semiconductor layer is electrically conductively connected to a first termination layer (31) which is disposed between the substrate and the semiconductor body. An encapsulation layer is disposed between the first termination layer and the substrate and, in plan view of the semiconductor chip, projects at least in some regions over a side face (26) which delimits the semiconductor body. The invention further relates to a method for producing a plurality of optoelectronic semiconductor chips.
(FR)L'invention concerne une puce semi-conductrice optoélectronique (1) comprenant un corps semi-conducteur (2) et un support (7) sur lequel le corps semi-conducteur est disposé, ce dernier présentant une région active (20) qui est disposée entre une première couche semi-conductrice (21) d'un premier type de conduction et une deuxième couche semi-conductrice (22) d'un deuxième type de conduction différent du premier type de conduction. La première couche semi-conductrice est disposée sur le côté de la zone active orientée vers le support. La première couche semi-conductrice est reliée de manière électroconductrice à une première couche de connexion (31) qui est disposée entre le support et le corps semi-conducteur. Une couche d'encapsulation qui, vue du dessus de la puce semi-conductrice, fait saillie au moins par endroit au-dessus d'une surface latérale (26) délimitant le corps semi-conducteur, est disposée entre la première couche de connexion et le support. L'invention concerne également un procédé de fabrication d'une pluralité de puces semi-conductrices optoélectroniques.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)