WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012109051) SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR DEVICE INCLUDING A DIODE STRUCTURE AND METHODS OF FORMING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/109051    International Application No.:    PCT/US2012/023266
Publication Date: 16.08.2012 International Filing Date: 31.01.2012
IPC:
H01L 27/115 (2006.01), H01L 21/8247 (2006.01)
Applicants: MICRON TECHNOLOGY, INC. [US/US]; Mail Stop 525 8000 South Federal Way Boise, Idaho 83707-0006 (US) (For All Designated States Except US).
GOSWAMI, Jaydeb [IN/US]; (US) (For US Only)
Inventors: GOSWAMI, Jaydeb; (US)
Agent: FLORES, Jesse M.; Traskbritt 230 South 500 East, Suite 300 P. O. Box 2550 Salt Lake City, Utah 84110-2550 (US)
Priority Data:
13/022,233 07.02.2011 US
Title (EN) SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR DEVICE INCLUDING A DIODE STRUCTURE AND METHODS OF FORMING SAME
(FR) STRUCTURE SEMI-CONDUCTRICE ET DISPOSITIF SEMI-CONDUCTEUR COMPRENANT UNE STRUCTURE DE DIODE, AINSI QUE PROCÉDÉS DE FORMATION CORRESPONDANTS
Abstract: front page image
(EN)Methods of forming diode structures for use in memory cells and memory arrays, such as resistive random access memory (RRAM). The methods include forming a first electrode by chemisorbing a graphite material (e.g., graphene) on a conductive material. A low k dielectric material may be formed over surfaces of the first electrode exposed through an opening in a dielectric material overlying the first electrode, followed by formation of a high k dielectric material over the low k dielectric material. A remaining portion of the opening may be filled with another conductive material to form a second electrode. The first and second electrodes of the resulting diode structure have different work functions and, thus, provide a low thermal budget, a low contact resistance, a high forward bias current and a low reverse bias current. A memory cell and a memory array including such a diode structure are also disclosed.
(FR)L'invention concerne des procédés de formation de structures de diode à utiliser dans des cellules de mémoire et dans des réseaux de mémoire, tels que des mémoires à accès direct résistives (RRAM). Le procédé comprend la formation d'une première électrode par adsorption chimique d'un matériau de type graphite (par exemple le graphène) sur un matériau conducteur. Un matériau diélectrique à faible coefficient k peut être formé sur des surfaces de la première électrode exposées au travers d'une ouverture dans un matériau diélectrique qui recouvre la première électrode, suivie par la formation d'un matériau diélectrique à coefficient k élevé sur le matériau diélectrique à faible coefficient k. Une partie restante de l'ouverture peut être remplie d'un autre matériau conducteur pour former une seconde électrode. La première et la seconde électrode de la structure de diode ainsi obtenue ont des travaux de sortie différents et assurent ainsi un bilan thermique peu élevé, une faible résistance de contact, un courant de polarisation direct élevé et un faible courant de polarisation inverse. L'invention concerne en outre une cellule de mémoire et un réseau de mémoire comprenant une telle structure de diode.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)