WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/107978    International Application No.:    PCT/JP2011/006321
Publication Date: 16.08.2012 International Filing Date: 11.11.2011
H01L 21/3205 (2006.01), H01L 21/60 (2006.01), H01L 23/52 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
YOKOYAMA, Kenji; (For US Only)
Inventors: YOKOYAMA, Kenji;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg.,5-7,Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2011-026500 09.02.2011 JP
(JA) 半導体装置
Abstract: front page image
(EN)A semiconductor device which is obtained by mounting a semiconductor chip on a circuit board. The semiconductor chip is provided with: a semiconductor substrate (12); a first pad (13) that is formed on the semiconductor substrate (12); a second pad (17) that is formed on the first pad (13) with an interlayer insulating film (15) interposed therebetween; a via (16) that is formed in the interlayer insulating film (15) and connects the first pad (13) and the second pad (17) with each other; a protective film (20) that is formed on the second pad (17) and has an opening portion (21) through which the central portion of the second pad (17) is exposed; and a barrier metal (23) that is formed on a portion of the second pad (17), said portion being exposed through the opening portion (21) of the protective film (20), and on a portion of the protective film (20), said portion being around the opening portion (21). The diameter (W16) of the via (16) is smaller than the opening diameter (W21) of the opening portion (21) of the protective film (20). The center of the via (16) coincides with the center of the barrier metal (23).
(FR)L'invention concerne un dispositif semi-conducteur qui est obtenu en montant une puce semi-conductrice sur une carte de circuit imprimé. La puce semi-conductrice comporte : un substrat semi-conducteur (12) ; une première pastille (13) qui est formée sur le substrat semi-conducteur (12) ; une seconde pastille (17) qui est formée sur la première pastille (13) avec une pellicule isolante intercouche (15) intercalée entre elles ; une interconnexion (16) qui est formée dans la pellicule isolante intercouche (15) et qui connecte la première pastille (13) et la seconde pastille (17) entre elles ; une pellicule protectrice (20) qui est formée sur la seconde pastille (17) et a une partie d'ouverture (21) à travers laquelle la partie centrale de la seconde pastille (17) est exposée ; et un métal de barrière (23) qui est formé sur une partie de la seconde pastille (17), ladite partie étant exposée à travers la partie d'ouverture (21) de la pellicule protectrice (20), et sur une partie de la pellicule protectrice (20), ladite partie étant autour de la partie d'ouverture (21). Le diamètre (W16) de l'interconnexion (16) est inférieur au diamètre d'ouverture (W21) de la partie d'ouverture (21) de la pellicule protectrice (20). Le centre de l'interconnexion (16) coïncide avec le centre du métal de barrière (23).
(JA) 半導体装置は、回路基板の上に半導体チップが実装された半導体装置である。半導体チップは、半導体基板12と、半導体基板12の上に形成された第1のパッド13と、第1のパッド13の上に層間絶縁膜15を介して形成された第2のパッド17と、層間絶縁膜15に形成され、第1のパッド13と第2のパッド17とを接続するビア16と、第2のパッド17の上に形成され、第2のパッド17の中央部を露出する開口部21を有する保護膜20と、第2のパッド17における保護膜20の開口部21から露出する部分、及び保護膜20における開口部21の周囲に位置する部分の上に形成されたバリアメタル23とを備えている。ビア16の径W16は、保護膜20の開口部21の開口径W21よりも小さい。ビア16の中心は、バリアメタル23の中心と合致している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)