WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012107759) METHOD OF MANUFACTURING A LIGHT EMITTING DIODE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/107759    International Application No.:    PCT/GB2012/050275
Publication Date: 16.08.2012 International Filing Date: 08.02.2012
IPC:
H01L 33/00 (2010.01)
Applicants: SEREN PHOTONICS LIMITED [GB/GB]; The Enterprise Centre Bryn Road Bridgend CF32 9BS (GB) (For All Designated States Except US).
WANG, Tao [GB/GB]; (GB) (For US Only)
Inventors: WANG, Tao; (GB)
Agent: BARKER BRETTELL LLP; 100 Hagley Road Edgbaston Birmingham West Midlands B16 8QQ (GB)
Priority Data:
1102122.7 08.02.2011 GB
Title (EN) METHOD OF MANUFACTURING A LIGHT EMITTING DIODE
(FR) PROCÉDÉ DE FABRICATION D'UNE DIODE ÉLECTROLUMINESCENTE
Abstract: front page image
(EN)A method (100) of making a semiconductor device, for example a light emitting diode. The method (100) includes providing (105) a semiconductor wafer, and providing (110) a protective layer over the semiconductor wafer. Preferably the protective layer comprises indium-tin oxide. Processing steps are performed on the wafer and the protective layer is arranged to protect the wafer during the processing steps. The processing steps may include forming a mask layer (115) over the protective layer, which is used for etching through the protective layer and into the semiconductor wafer, removing the mask layer, or etching filling materials (150) provided over the selectively etched semiconductor wafer.
(FR)L'invention concerne un procédé (100) de fabrication d'un dispositif semi-conducteur, par exemple une diode électroluminescente. Le procédé (100) comprend la fourniture (105) d'une tranche de semi-conducteur et la fourniture (110) d'une couche de protection sur la tranche de semi-conducteur. De préférence, la couche de protection contient de l'oxyde d'indium et d'étain. Des étapes de traitement sont effectuées sur la tranche et la couche de protection est conçue pour protéger la tranche pendant les étapes de traitement. Les étapes de traitement peuvent consister à former une couche de masquage (115) sur la couche de protection, utilisée pour une gravure au travers de la couche de protection et dans la tranche de semi-conducteur, éliminer la couche de masquage, ou graver des matériaux de remplissage (150) placés sur la tranche de semi-conducteur gravée sélectivement.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)