WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012105437) LAMINATE SEMICONDUCTOR CERAMIC CAPACITOR HAVING VARISTOR FUNCTIONALITY AND METHOD FOR PRODUCING SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/105437    International Application No.:    PCT/JP2012/051779
Publication Date: 09.08.2012 International Filing Date: 27.01.2012
IPC:
H01G 4/12 (2006.01), H01C 7/10 (2006.01), H01G 4/30 (2006.01)
Applicants: Murata Manufacturing Co., Ltd. [JP/JP]; 10-1,Higashikotari 1-chome,Nagaokakyo-shi, Kyoto 6178555 (JP) (For All Designated States Except US).
KAWAMOTO Mitsutoshi [JP/JP]; (JP) (For US Only)
Inventors: KAWAMOTO Mitsutoshi; (JP)
Agent: KUNIHIRO Yasutoshi; 10F, Samty shinosaka front Bldg., 14-10, Nishinakajima 5-chome, Yodogawaku, Osaka-shi, Osaka 5320011 (JP)
Priority Data:
2011-022504 04.02.2011 JP
Title (EN) LAMINATE SEMICONDUCTOR CERAMIC CAPACITOR HAVING VARISTOR FUNCTIONALITY AND METHOD FOR PRODUCING SAME
(FR) CONDENSATEUR EN CÉRAMIQUE SEMI-CONDUCTRICE STRATIFIÉE À FONCTIONNALITÉ VARISTANCE, ET SON PROCÉDÉ DE FABRICATION
(JA) バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
Abstract: front page image
(EN)The present invention has: a component element (4) obtained by laminating a plurality of semiconductor ceramic layers (1a-1g), which are formed from a semiconductor ceramic that is SrTiO3-based grain boundary insulating, and a plurality of internal electrode layers (2a-2f), which have Ni as the primary component, in an alternating manner and sintering; and external electrodes (3a, 3b) that are electrically connected to the internal electrode layers (2a-2f) at both ends of the component element (4). The thicknesses of the semiconductor ceramic layers (1b-1f) excluding the outer cladding semiconductor ceramic layers (1a, 1g) are at least 20 μm, and the average grain size of the crystal grains in the semiconductor ceramic layers (1a-1g) is no greater than 1.5 μm. When analyzing the central section or the vicinity of the central section in the direction of lamination of the semiconductor ceramic layers via a WDX method, the ratio (x/y) of the strength (x) of the element Ni to the strength (y) of the element Ti is no greater than 0.06. As a result, a laminate semiconductor ceramic capacitor having varistor functionality is achieved that has favorable reliability, is able to stably obtain favorable electrical characteristics and insulating properties, and has low unevenness in characteristics between products.
(FR)La présente invention comprend : un élément (4) de composant obtenu par stratification alternée et par frittage d'une pluralité de couches céramiques semi-conductrices (1a-1g) qui sont formées dans une céramique semi-conductrice qui est un isolant de joint de grains à base de SrTiO3, et d'une pluralité de couches d'électrodes internes (2a-2f) qui possèdent Ni comme composant primaire; et des électrodes externes (3a, 3b) qui sont reliées électriquement aux couches d'électrodes internes (2a-2f) aux deux extrémités de l'élément (4) de composant. Les épaisseurs des couches céramiques semi-conductrices (1b-1f), excepté les couches céramiques semi-conductrices de gainage externes (1a-1g), sont d'au moins 20 μm, et la grosseur moyenne des grains cristallins des couches céramiques semi-conductrices (1a-1g) ne dépasse pas 1,5 μm. Lors de l'analyse de la section centrale ou du voisinage de la section centrale dans le sens de la stratification des couches céramiques semi-conductrices par un procédé WDX, le rapport (x/y) de la résistance (x) de l'élément Ni à la résistance (y) de l'élément Ti ne dépasse pas 0,06. En conséquence, on obtient un condensateur en céramique semi-conductrice stratifiée à fonctionnalité varistance qui présente une bonne fiabilité, peut acquérir durablement de bonnes caractéristiques électriques et de bonnes propriétés isolantes, et qui ne présente que de très faibles variations de caractéristiques d'une fabrication à l'autre.
(JA) SrTiO系粒界絶縁型の半導体セラミックで形成された複数の半導体セラミック層1a~1gとNiを主成分とする複数の内部電極層2a~2fとが交互に積層されて焼結されてなる部品素体4と、該部品素体4の両端部に前記内部電極層2a~2fと電気的に接続された外部電極3a、3bとを有し、外装用の半導体セラミック層1a、1gを除く半導体セラミック層1b~1fの各厚みが20μm以上であって、前記半導体セラミック層1a~1gにおける結晶粒子の平均粒径が1.5μm以下である。半導体セラミック層の積層方向の中央部又は該中央部近傍をWDX法で分析した場合に、Ni元素の強度xとTi元素の強度yとの比率x/yが0.06以下である。これにより製品間の特性バラツキが小さく、良好な電気特性や絶縁性を安定して得ることができ、かつ良好な信頼性を有するバリスタ機能付き積層型半導体セラミックコンデンサを実現する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)