WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012105180) LIQUID CRYSTAL DISPLAY PANEL, PRODUCTION METHOD FOR SAME, AND ARRAY SUBSTRATE AND PRODUCTION METHOD FOR SAME
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/105180    International Application No.:    PCT/JP2012/000420
Publication Date: 09.08.2012 International Filing Date: 24.01.2012
IPC:
G02F 1/1368 (2006.01), H01L 29/786 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
HARA, Yoshihito; (For US Only).
NAKATA, Yukinobu; (For US Only)
Inventors: HARA, Yoshihito; .
NAKATA, Yukinobu;
Agent: MAEDA & PARTNERS; Osaka-Marubeni Bldg.5F, 5-7, Hommachi 2-chome, Chuo-ku, Osaka-shi, Osaka 5410053 (JP)
Priority Data:
2011-018806 31.01.2011 JP
Title (EN) LIQUID CRYSTAL DISPLAY PANEL, PRODUCTION METHOD FOR SAME, AND ARRAY SUBSTRATE AND PRODUCTION METHOD FOR SAME
(FR) PANNEAU D'AFFICHAGE À CRISTAUX LIQUIDES AINSI QUE SUBSTRAT DE RÉSEAU, ET PROCÉDÉS DE FABRICATION DE CEUX-CI
(JA) 液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法
Abstract: front page image
(EN)A liquid crystal display panel comprising: a plurality of switching elements each disposed in an auxiliary pixel in a transparent substrate (10) and having a source electrode and a drain electrode (14b) arranged therein so as to be mutually apart; an interlayer insulating membrane (17) disposed so as to cover each switching element and wherein an inorganic insulating membrane (15) and an organic insulating membrane (16) are laminated in order; a capacitance electrode (18a) disposed on top of the interlayer insulating membrane (17); a capacitance insulating membrane (19) disposed so as to cover the capacitance electrode (18a); and a plurality of pixel electrodes (20a) disposed on top of the capacitance insulating membrane (19), facing the capacitance electrode (18a) and configuring auxiliary capacitors (6) for each auxiliary pixel, and connected to the drain electrode (14b) in each switching element in an insulated state from the capacitance electrode (18a). The drain electrode (14b) and the capacitance electrode (18a) comprise connecting regions (R) that mutually overlap via the inorganic insulating membrane (15) exposed from the organic insulating membrane (16).
(FR)L'objet de l'invention est équipé : d'une pluralité d'éléments de commutation qui sont agencés individuellement pour chaque sous-pixel sur un substrat transparent (10), et qui possèdent chacun une électrode source et une électrode déversoir (14b) disposées de sorte à être séparées l'une de l'autre; d'un film d'isolation intercouche (17) agencé de manière à couvrir chaque élément de commutation, et dans lequel un film d'isolation inorganique (15) et un film d'isolation organique (16) sont stratifiés dans l'ordre; d'une électrode de capacité (18a) agencée sur le film d'isolation intercouche (17); d'un film d'isolation de capacité (19) agencé de manière à couvrir l'électrode de capacité (18a); et d'une pluralité d'électrodes de pixel (20a) qui sont agencées sur le film d'isolation de capacité (19), qui s'opposent à l'électrode de capacité (18a) et composent une capacité auxiliaire (6) pour chaque sous-pixel, et qui sont individuellement connectées à l'électrode déversoir (14b) de chaque élément de commutation dans un état d'isolation par rapport à l'électrode de capacité (18a). En outre, l'objet de l'invention est équipé d'une région de connexion (R) dans laquelle l'électrode déversoir (14b) et l'électrode de capacité (18a) se superposent l'une à l'autre par l'intermédiaire du film d'isolation inorganique (15) exposé par le film d'isolation organique (16).
(JA) 透明基板(10)に各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極(14b)を有する複数のスイッチング素子と、各スイッチング素子を覆うように設けられ、無機絶縁膜(15)及び有機絶縁膜(16)が順に積層された層間絶縁膜(17)と、層間絶縁膜(17)上に設けられた容量電極(18a)と、容量電極(18a)を覆うように設けられた容量絶縁膜(19)と、容量絶縁膜(19)上に設けられ、容量電極(18a)に対向して各副画素毎に補助容量(6)を構成し、容量電極(18a)と絶縁状態で各スイッチング素子のドレイン電極(14b)にそれぞれ接続された複数の画素電極(20a)とを備え、ドレイン電極(14b)及び容量電極(18a)が有機絶縁膜(16)から露出する無機絶縁膜(15)を介して互いに重なる接続領域(R)を備えている。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)