WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012104979) SINGLE-LAYER CHIP-ON-FILM (COF) TYPE DRIVER CHIP MODULE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/104979    International Application No.:    PCT/JP2011/051966
Publication Date: 09.08.2012 International Filing Date: 31.01.2011
IPC:
H01L 21/60 (2006.01), H01L 25/04 (2006.01), H01L 25/18 (2006.01), H05K 1/02 (2006.01)
Applicants: FUJITSU FRONTECH LIMITED [JP/JP]; 1776, Yanokuchi, Inagi-shi, Tokyo 2068555 (JP) (For All Designated States Except US).
MIYAKE, Toshimasa [JP/JP]; (JP) (For US Only)
Inventors: MIYAKE, Toshimasa; (JP)
Agent: OSUGA, Yoshiyuki; 3rd Fl., Nibancho Bldg., 8-20, Nibancho, Chiyoda-ku, Tokyo 1020084 (JP)
Priority Data:
Title (EN) SINGLE-LAYER CHIP-ON-FILM (COF) TYPE DRIVER CHIP MODULE
(FR) MODULE DE PUCE DE COMMANDE DU TYPE PUCE SUR FILM (COF) MONOCOUCHE
(JA) 単層COF(Chip 0n Film)型ドライバチップモジュール
Abstract: front page image
(EN)Provided is a single-layer COF type driver chip module in which the input wiring sides of a plurality of single-layer COF type driver chips are integrated together without using a two-layer FPC. Two output-side-connection wiring sections (19) and two input-side-connection wiring sections (24) are wired by printing on a single-layer flexible substrate (16), two semiconductor chips (17) are mounted, and a resist coating surface (25) is formed. The two input-side-connection wiring sections (24) are wired by printing on individual substrate extensions (22) formed so as to be individually divided and brought out from a body (23). The individual substrate extension (22b) of the input-side-connection wiring section (24b) is folded 90º so that the resist coating surface (25) is on the inside. The distal end section of the extension forms an overlapping section (26) with the resist coating surface (25) of the input-side-connection wiring section (24a). A resist-free section (28) is formed in advance on a portion (27) of the overlapping section (26) that faces a connecting wiring (31), an electroconductive adhesive (29) is applied, and the connecting wiring (31) is connected and integrated by pressure applied from the front and back.
(FR)La présente invention se rapporte à un module de puce de commande du type puce sur film (COF, Chip-On-Film) monocouche, où les côtés de câblage d'entrée d'une pluralité de puces de commande du type COF monocouche sont intégrés ensemble sans utiliser de circuit imprimé flexible (FPC, Flexible Printed Circuit) bicouche. Deux sections de câblage de connexion côté sortie (19) et deux sections de câblage de connexion côté entrée (24) sont reliées par impression sur un substrat flexible monocouche (16), deux puces à semi-conducteurs (17) sont montées et une surface de revêtement de protection (25) est formée. Les deux sections de câblage de connexion côté entrée (24) sont reliées par impression sur des prolongements de substrat individuels (22) formés de sorte à être individuellement divisés et sortis d'un corps (23). Le prolongement de substrat individuel (22b) de la section de câblage de connexion côté entrée (24b) est plié à 90° de telle sorte que la surface de revêtement de protection (25) se trouve sur l'intérieur. La section d'extrémité distale du prolongement forme une section de chevauchement (26) avec la surface de revêtement de protection (25) de la section de câblage de connexion côté entrée (24a). Une section sans protection (28) est formée à l'avance sur une partie (27) de la section de chevauchement (26) qui fait face à un câblage de connexion (31), un adhésif électroconducteur (29) est appliqué et le câblage de connexion (31) est raccordé et intégré par une pression appliquée par l'avant et par l'arrière.
(JA) 複数個の単層COF型ドライバチップの入力配線側を2層FPCを用いずに一体化した単層COF型ドライバチップモジュールを提供する。単層フレキシブル基板16にそれぞれ2個の出力側接続配線部19と入力側接続配線部24がプリント配線され、2個の半導体チップ17が実装され、レジスト材被膜面25が形成される。2つの入力側接続配線部24は、本体部23から個別に分かれて引き出されて形成されている基板個別延出部22にプリント配線されている。入力側接続配線部24bはレジスト材被膜面25を内側にして基板個別延出部22bを90°折り曲げられ、その先端部は入力側接続配線部24aのレジスト材被膜面25との重ね合わせ部26を形成する。重ね合わせ部26の接続配線31の対向部分27には予めレジスト材除去部28が形成され、導電性接着剤29が貼着され、表裏からの押圧により接続配線31が接続されて一体化している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)