(EN) A process for metalizing a through silicon via feature in a semiconductor integrated circuit device, the process including, during the filling cycle, reversing the polarity of circuit for an interval to generate an anodic potential at said metalizing substrate and desorb leveler from the copper surface within the via, followed by resuming copper deposition by re-establishing the surface of the copper within the via as the cathode in the circuit, thereby yielding a copper filled via feature.
(FR) La présente invention se rapporte à un procédé de métallisation d'un élément de trou interconnexion traversant le silicium dans un dispositif à circuit intégré semi-conducteur. Ledit procédé comprend les étapes consistant à inverser, pendant le cycle de remplissage, la polarité du circuit pendant un intervalle de temps afin de générer un potentiel anodique au niveau dudit substrat de métallisation et de désorber le dispositif d'étalage de la surface de cuivre dans le trou d'interconnexion, suivi par la poursuite du dépôt de cuivre par rétablissement de la surface de cuivre dans le trou d'interconnexion sous la forme d'une cathode dans le circuit, ce qui permet de produire un élément de trou d'interconnexion rempli de cuivre.
