WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012102183) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/102183    International Application No.:    PCT/JP2012/051137
Publication Date: 02.08.2012 International Filing Date: 13.01.2012
IPC:
H01L 21/8242 (2006.01), H01L 21/8247 (2006.01), H01L 27/108 (2006.01), H01L 27/115 (2006.01), H01L 29/786 (2006.01), H01L 29/788 (2006.01), H01L 29/792 (2006.01)
Applicants: SEMICONDUCTOR ENERGY LABORATORY CO., LTD. [JP/JP]; 398, Hase, Atsugi-shi, Kanagawa 2430036 (JP) (For All Designated States Except US).
YAMAZAKI, Shunpei [JP/JP]; (JP) (For US Only).
GODO, Hiromichi; (For US Only)
Inventors: YAMAZAKI, Shunpei; (JP).
GODO, Hiromichi;
Priority Data:
2011-014627 26.01.2011 JP
Title (EN) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
(FR) DISPOSITIF SEMI-CONDUCTEUR ET PROCÉDÉ DE FABRICATION DE CE DERNIER
Abstract: front page image
(EN)A conventional DRAM needs to be refreshed at an interval of several tens of milliseconds to hold data, which results in large power consumption. In addition, a transistor therein is frequently turned on and off; thus, deterioration of the transistor is also a problem. These problems become significant as the memory capacity increases and transistor miniaturization advances. A transistor is provided which includes an oxide semiconductor and has a trench structure including a trench for a gate electrode and a trench for element isolation. Even when the distance between a source electrode and a drain electrode is decreased, the occurrence of a short-channel effect can be suppressed by setting the depth of the trench for the gate electrode as appropriate.
(FR)La présente invention se rapporte à une mémoire vive dynamique (DRAM, Dynamic Random Access Memory) classique qui a besoin d'être rafraîchie selon un intervalle de temps de plusieurs dizaines de millisecondes pour conserver les données, ce qui entraîne une importante consommation d'énergie. De plus, un transistor agencé à l'intérieur de cette dernière est fréquemment mis en marche et coupé ; ainsi, la détérioration du transistor constitue également un problème. Ces problèmes deviennent significatifs à mesure que la capacité de la mémoire augmente et la miniaturisation du transistor se développe. L'invention porte sur un transistor qui comprend un semi-conducteur à base d'oxyde et présente une structure de tranchée comportant une tranchée pour une électrode grille et une tranchée pour permettre l'isolement des éléments. Même lorsque la distance entre une électrode source et une électrode drain est réduite, on peut supprimer l'apparition d'un effet de canal court par détermination de manière appropriée de la profondeur de la tranchée pour l'électrode grille.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)