WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012102083) SEMICONDUCTOR INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/102083    International Application No.:    PCT/JP2012/050433
Publication Date: 02.08.2012 International Filing Date: 12.01.2012
IPC:
H03L 7/183 (2006.01), H04L 7/033 (2006.01)
Applicants: SHARP KABUSHIKI KAISHA [JP/JP]; 22-22, Nagaike-cho, Abeno-ku, Osaka-shi, Osaka 5458522 (JP) (For All Designated States Except US).
MITSUNAKA, Takeshi; (For US Only)
Inventors: MITSUNAKA, Takeshi;
Agent: HARAKENZO WORLD PATENT & TRADEMARK; Daiwa Minamimorimachi Building, 2-6, Tenjinbashi 2-chome Kita, Kita-ku, Osaka-shi, Osaka 5300041 (JP)
Priority Data:
2011-011496 24.01.2011 JP
2011-213277 28.09.2011 JP
Title (EN) SEMICONDUCTOR INTEGRATED CIRCUIT
(FR) CIRCUIT INTÉGRÉ À SEMI-CONDUCTEURS
(JA) 半導体集積回路
Abstract: front page image
(EN)This semiconductor integrated circuit contains: a local oscillator (109) that can perform an oscillation operation at a plurality of frequencies; a reference signal oscillator (107) that oscillates at a predetermined reference frequency; and a variable frequency divider (110) that divides the output signal of the local oscillator by n times the reference frequency. The semiconductor integrated circuit is provided with: a first dividing ratio setting unit (103, 104, 118) that controls the dividing ratio of the variable frequency divider in accordance with a supplied DC potential; and a second dividing ratio setting unit (104, 105, 118) that controls the dividing ratio of the variable frequency divider in accordance with the presence or absence of a supplied pulse signal. By means of the control of the dividing ratio of the variable frequency divider by means of the first dividing ratio setting unit or the second dividing ratio setting unit, the oscillation frequency of the local oscillator is set to a desired frequency, and the DC potential is supplied to the first dividing ratio setting unit via a current mirror circuit (119).
(FR)L'invention concerne un circuit intégré à semi-conducteurs qui contient : un oscillateur local (109) qui peut réaliser une opération d'oscillation sur une pluralité de fréquences ; un oscillateur de signal de référence (107) qui oscille à une fréquence de référence prédéterminée ; et un diviseur de fréquence variable (110) qui divise le signal de sortie de l'oscillateur local par n fois la fréquence de référence. Le circuit intégré à semi-conducteurs comprend : une première unité de réglage de rapport de division (103, 104, 118) qui commande le rapport de division du diviseur de fréquence variable selon un potentiel continu fourni ; et une seconde unité de réglage de rapport de division (104, 105, 118) qui commande le rapport de division du diviseur de fréquence variable en fonction de la présence ou de l'absence d'un signal d'impulsion fourni. Au moyen de la commande du rapport de division du diviseur de fréquence variable au moyen de la première unité de réglage de rapport de division ou de la seconde unité de réglage de rapport de division, la fréquence d'oscillation de l'oscillateur local est réglée à une fréquence souhaitée, et le potentiel continu est fourni à la première unité de réglage de rapport de division via un circuit à miroir de courant (119).
(JA)複数の周波数で発振動作可能な局部発振器(109)と,所定の基準周波数で発振する基準信号発振器(107)と,前記局部発振器の出力信号を前記基準周波数のn倍で分周する可変分周器(110)とを含む半導体集積回路において,供給される直流電位に対応して前記可変分周器の分周比を制御する第1の分周比設定部(103,104,118)と,供給されるパルス信号の有無に対応して前記可変分周器の分周比を制御する第2の分周比設定部(104,105,118)とを備え,前記第1の分周比設定部または前記第2の分周比設定部による前記可変分周器の分周比制御により,前記局部発振器の発振周波数を所望の周波数に設定し,前記直流電位は,カレントミラー回路(119)を介して前記第1の分周比設定部に供給する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)