WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/102012    International Application No.:    PCT/JP2012/000405
Publication Date: 02.08.2012 International Filing Date: 23.01.2012
H01L 21/338 (2006.01), H01L 21/28 (2006.01), H01L 21/306 (2006.01), H01L 21/3065 (2006.01), H01L 21/308 (2006.01), H01L 29/778 (2006.01), H01L 29/78 (2006.01), H01L 29/812 (2006.01)
Applicants: Advanced Power Device Research Association [JP/JP]; 2-4-3, Okano, Nishi-ku, Yokohama-shi, Kanagawa 2200073 (JP) (For All Designated States Except US).
National University Corporation Tohoku University [JP/JP]; 1-1, Katahira 2-chome, Aoba-ku, Sendai-shi, Miyagi 9808577 (JP) (For All Designated States Except US).
KAMBAYASHI, Hiroshi [JP/JP]; (JP) (For US Only).
TERAMOTO, Akinobu [JP/JP]; (JP) (For US Only).
OHMI, Tadahiro [JP/JP]; (JP) (For US Only)
Inventors: KAMBAYASHI, Hiroshi; (JP).
TERAMOTO, Akinobu; (JP).
OHMI, Tadahiro; (JP)
Agent: RYUKA IP Law Firm; 22F, Shinjuku L Tower, 6-1, Nishi-Shinjuku 1-chome, Shinjuku-ku, Tokyo 1631522 (JP)
Priority Data:
2011-013464 25.01.2011 JP
(JA) 半導体装置の製造方法
Abstract: front page image
(EN)Provided is a method that is for producing a semiconductor device and that is provided with: a first sacrificial layer forming step for forming a first sacrificial layer that contacts at least a portion of a first semiconductor layer and that has a higher solid solubility of impurities contained in the first semiconductor layer than that of the first semiconductor layer; an annealing step for annealing the first sacrificial layer and the first semiconductor layer; an elimination step for eliminating the first sacrificial layer via a wet process; a step for forming an insulating layer that covers at least a portion of the first semiconductor layer and/or a step for etching a portion of the first semiconductor layer; and an electrode-forming step for forming an electrode layer that is electrically connected to the first semiconductor layer.
(FR)La présente invention concerne un procédé de production d'un dispositif à semi-conducteur pourvu : d'une étape de formation d'une première couche sacrificielle destinée à former une première couche sacrificielle en contact avec au moins une partie d'une première couche semi-conductrice et présentant une solubilité solide des impuretés contenues dans la première couche semi-conductrice supérieure à celle de la première couche semi-conductrice ; une étape de recuit destinée à recuire la première couche sacrificielle et la première couche semi-conductrice ; une étape d'élimination destinée à éliminer la première couche sacrificielle par le biais d'un processus humide ; une étape de formation d'une couche isolante recouvrant au moins une partie de la première couche semi-conductrice et/ou une étape destinée à graver une partie de la première couche semi-conductrice ; et une étape de formation d'électrode destinée à former une couche d'électrode connectée électriquement à la première couche semi-conductrice.
(JA) 第1の半導体層の少なくとも一部に接し、第1の半導体層に含まれる不純物の固溶度が、第1の半導体層より高い第1の犠牲層を形成する第1犠牲層形成工程と、第1の犠牲層および第1の半導体層をアニールするアニール工程と、第1の犠牲層をウェットプロセスで除去する除去工程と、第1の半導体層の少なくとも一部を覆う絶縁層を形成する工程および第1の半導体層の一部をエッチングする工程の少なくとも一の工程と、第1の半導体層に電気的に接続された電極層を形成する電極形成工程と、を備える半導体装置の製造方法を提供する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)