WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012101978) ELECTRONIC COMPONENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/101978    International Application No.:    PCT/JP2012/000229
Publication Date: 02.08.2012 International Filing Date: 17.01.2012
IPC:
H05K 3/34 (2006.01), H01L 23/12 (2006.01)
Applicants: MURATA MANUFACTURING CO., LTD. [JP/JP]; 10-1, Higashikotari 1-chome, Nagaokakyo-shi, Kyoto 6178555 (JP) (For All Designated States Except US).
AOYAMA, Yoshihiro [JP/JP]; (JP) (For US Only).
SHIMAKAWA, Junya [JP/JP]; (JP) (For US Only)
Inventors: AOYAMA, Yoshihiro; (JP).
SHIMAKAWA, Junya; (JP)
Agent: YANASE, Yuji; 4F TAKAGI BLDG., 1-19, Nishitenma 5-chome, Kita-ku, Osaka-shi, Osaka 5300047 (JP)
Priority Data:
2011-012561 25.01.2011 JP
Title (EN) ELECTRONIC COMPONENT
(FR) COMPOSANT ÉLECTRONIQUE
(JA) 電子部品
Abstract: front page image
(EN)Provided is a technology of effectively preventing breakage, chipping and cracks from being generated in a circuit board. In an electronic component (1), which is provided with a circuit board (2) having a rectangular shape in planar view, said circuit board having electrodes for mounting (3, 3a) formed thereon, among the electrodes for mounting (3, 3a) formed on the rear surface (2a) of the circuit board (2) that is provided in the electronic component (1), electrodes for mounting (3a) close to the four corner portions of the circuit board (2) are disposed at positions shifted from the diagonal lines of the rear surface (2a), on the basis of results obtained by repeatedly analyzing stress generated in the circuit board (2) due to having a shock applied thereto from the outside. Therefore, stress generated close to the four corner portions of the circuit board (2) is reduced, and breakage, chipping and cracks are effectively prevented from being generated in the circuit board (2).
(FR)L'invention concerne une technologie permettant de prévenir efficacement l'apparition de ruptures, d'écaillements et de fissures sur une carte de circuit imprimé. Dans un composant électronique (1) qui comprend une carte de circuit imprimé (2) de forme rectangulaire vue en plan sur laquelle des électrodes de montage (3, 3a) sont formées, et parmi ces électrodes de montage (3, 3a) formées sur la surface arrière (2a) de la carte de circuit imprimé (2) disposée dans le composant électronique (1), les électrodes de montage (3a) proches des quatre parties de coins de la carte de circuit imprimé (2) sont disposées à des positions déportées par rapport aux lignes diagonales de la surface arrière (2a) en fonction des résultats obtenus par l'analyse répétée des contraintes générées dans la carte de circuit imprimé (2) suite à un choc qui lui est appliqué depuis l'extérieur. En conséquence, une contrainte générée à proximité des quatre parties de coin de la carte de circuit imprimé (2) est réduite, et on évite efficacement l'apparition de ruptures, d'écaillements et de fissures dans la carte de circuit imprimé (2).
(JA) 回路基板に割れや欠け、クラックが生じるのを効果的に防止できる技術を提供する。 実装用電極3,3aが形成された平面視矩形状の回路基板2を備える電子部品1において、外部から衝撃が加えられることにより回路基板2に生じる応力の解析を繰返し行った結果に基づいて、電子部品1が備える回路基板2の裏面2aに形成された各実装用電極3,3aのうち、回路基板2の4つの隅部近傍の実装用電極3aは、裏面2aの対角線からずれた位置に配置されているため、回路基板2の4つの隅部近傍に生じる応力が低減されて、回路基板2に割れや欠け、クラックが生じるのを効果的に防止することができる。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)