WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012101717) PATTERN MATCHING APPARATUS AND COMPUTER PROGRAM
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/101717    International Application No.:    PCT/JP2011/006834
Publication Date: 02.08.2012 International Filing Date: 07.12.2011
IPC:
G06T 7/00 (2006.01), G01N 23/225 (2006.01), G06T 1/00 (2006.01), H01L 21/66 (2006.01)
Applicants: HITACHI HIGH-TECHNOLOGIES CORPORATION [JP/JP]; 24-14, Nishi Shimbashi 1-chome, Minato-ku, Tokyo 1058717 (JP) (For All Designated States Except US).
KITAZAWA, Masahiro [JP/JP]; (JP) (For US Only).
IKEDA, Mitsuji [JP/JP]; (JP) (For US Only).
ABE, Yuichi [JP/JP]; (JP) (For US Only).
TAGUCHI, Junichi [JP/JP]; (JP) (For US Only).
NAGATOMO, Wataru [JP/JP]; (JP) (For US Only)
Inventors: KITAZAWA, Masahiro; (JP).
IKEDA, Mitsuji; (JP).
ABE, Yuichi; (JP).
TAGUCHI, Junichi; (JP).
NAGATOMO, Wataru; (JP)
Agent: INOUE, Manabu; c/o HITACHI,LTD., 6-1, Marunouchi 1-chome, Chiyoda-ku, Tokyo 1008220 (JP)
Priority Data:
2011-013562 26.01.2011 JP
Title (EN) PATTERN MATCHING APPARATUS AND COMPUTER PROGRAM
(FR) APPAREIL ET PROGRAMME INFORMATIQUE D'APPARIEMENT DE FORMES
(JA) パターンマッチング装置、及びコンピュータープログラム
Abstract: front page image
(EN)Provided is an operator-free semiconductor inspection apparatus capable of accurate positioning and automatic determination of positioning success or failure even in inspection images with little features, such as repeated patterns, or complex shapes. The semiconductor inspection apparatus comprises a means for imaging a shape on a wafer or an exposure mask; a means for storing an inspection image by the imaging means; a means for storing design data of a semiconductor circuit corresponding to a position on the wafer or exposure mask that is to be imaged by the imaging means; a means for storing design data image of the design data; a means for generating a design data ROI image of a region of interest determined from a relative coarse/fine relationship of a shape included in the design data image; and a positioning unit that positions the inspection image and the design data image. A position where the inspection image and the design data image correspond to each other is identified or the degree of correspondence is calculated by using the design data ROI image.
(FR)L'invention concerne un appareil de contrôle de semiconducteurs sans opérateur, capable de réaliser un positionnement précis et une détermination automatique de la réussite ou de l'échec du positionnement même sur des images de contrôle comportant de petits détails, tels que des motifs répétés, ou des formes complexes. L'appareil de contrôle de semiconducteurs comporte un moyen servant à capturer une image d'une forme sur une tranche ou un masque d'exposition ; un moyen servant au stockage d'une image de contrôle par le moyen d'imagerie ; un moyen servant à stocker des données de conception d'un circuit à semiconducteur correspondant à une position sur la tranche ou le masque d'exposition qui doit faire l'objet de la capture d'image par le moyen d'imagerie ; un moyen servant à stocker une image de données de conception desdites données de conception ; un moyen servant à générer une image de ROI des données de conception d'une région d'intérêt (ROI) déterminée à partir d'une relation grossier / fin d'une forme comprise dans l'image de données de conception ; et une unité de positionnement qui positionne l'image de contrôle et l'image de données de conception. Une position où l'image de contrôle et l'image de données de conception correspondent entre elles est identifiée, ou le degré de correspondance est calculé en utilisant l'image de ROI des données de conception.
(JA) 検査画像が繰り返しパターン形状のように特徴の少ない画像や形状が複雑な画像でも位置合わせを良好に、位置合わせの正解と失敗を自動で正しく判断できるオペレータフリーな半導体検査装置を提供することを目的とする。 ウェハ上または露光用マスク上の形状を撮像する手段と、該撮像手段により検査画像を格納する手段と、上記撮像手段により撮像しようとするウェハ上または露光用マスク上の位置に対応する半導体回路の設計データを格納する手段と、該設計データを画像化した設計データ画像を格納する手段と、該設計データ画像に含まる形状の相対的粗密関係から求めた関心領域を画像化した設計データROI画像を生成する手段と、該検査画像と該設計データ画像の位置合わせを行う位置合わせ部を有し、該設計データROI画像を用いて該検査画像と該設計データ画像が一致する位置の特定または、一致度を計算するように構成する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)