WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012097153) METHOD OF MANUFACTURING AIR GAP ISOLATION IN HIGH-DENSITY NON-VOLATILE MEMORY
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/097153    International Application No.:    PCT/US2012/021081
Publication Date: 19.07.2012 International Filing Date: 12.01.2012
IPC:
H01L 21/8247 (2006.01), H01L 27/115 (2006.01), H01L 21/764 (2006.01)
Applicants: SANDISK TECHNOLOGIES, INC. [US/US]; Two Legacy Town Center 6900 North Dallas Parkway Plano, TX 75024 (US) (For All Designated States Except US).
PACHAMUTHU, Jayavel [IN/JP]; (US) (For US Only).
PURAYATH, Vinod, Robert [IN/US]; (US) (For US Only).
MATAMIS, George [US/US]; (US) (For US Only)
Inventors: PACHAMUTHU, Jayavel; (US).
PURAYATH, Vinod, Robert; (US).
MATAMIS, George; (US)
Agent: MAGEN, Burt; Vierra Magen Marcus & Deniro, LLP 575 Market Street, Suite 2500 San Francisco, CA 94105 (US)
Priority Data:
61/432,189 12.01.2011 US
13/348,619 12.01.2012 US
Title (EN) METHOD OF MANUFACTURING AIR GAP ISOLATION IN HIGH-DENSITY NON-VOLATILE MEMORY
(FR) PROCÉDÉ DE FABRICATION D'UNE ISOLATION PAR ESPACES DE VIDE DANS DES MÉMOIRES NON VOLATILES À HAUTE DENSITÉ
Abstract: front page image
(EN)Air gap isolation in non-volatile memory arrays and related fabrication processes are provided. Air gaps are formed at least partially in isolation regions between active areas of the substrate. The air gaps may further extend above the substrate surface between adjacent layer stack columns. A sacrificial material is formed at least partially in the isolation regions, followed by forming a dielectric liner. The sacrificial material is removed to define air gaps prior to forming the control gate layer and then etching it and the layer stack columns to form individual control gates and columns of non-volatile storage elements.
(FR)La présente invention concerne une isolation par espaces de vide dans des réseaux de mémoire non volatile, ainsi que des procédés de fabrication connexes. Des espaces de vide sont formés au moins en partie dans des régions d'isolation entre des zones actives du substrat. Les espaces de vide peuvent en outre s'étendre au-dessus de la surface du substrat entre des colonnes d'empilage de couches adjacentes. Un matériau sacrificiel est formé au moins en partie dans les régions d'isolation, avant la formation d'une garniture diélectrique. Le matériau sacrificiel est retiré afin de définir des espaces de vide avant la formation de la couche de grille de commande, suivie de sa gravure et de celle des colonnes d'empilage de couches afin de former des grilles de commande individuelles et des colonnes d'éléments de stockage non volatils.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)