WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012093485) SIGNAL MODULATION CIRCUIT, SIGNAL MODULATION DEVICE AND SIGNAL MODULATION METHOD
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/093485    International Application No.:    PCT/JP2011/050129
Publication Date: 12.07.2012 International Filing Date: 06.01.2011
IPC:
H03M 3/02 (2006.01)
Applicants: FUJITSU LIMITED [JP/JP]; 1-1, Kamikodanaka 4-chome, Nakahara-ku, Kawasaki-shi, Kanagawa 2118588 (JP) (For All Designated States Except US).
SHI, Huan [CN/JP]; (JP) (For US Only)
Inventors: SHI, Huan; (JP)
Agent: SAKAI, Hiroaki; Sakai International Patent Office, Kasumigaseki Building, 2-5, Kasumigaseki 3-chome, Chiyoda-ku, Tokyo 1006020 (JP)
Priority Data:
Title (EN) SIGNAL MODULATION CIRCUIT, SIGNAL MODULATION DEVICE AND SIGNAL MODULATION METHOD
(FR) CIRCUIT, DISPOSITIF ET PROCÉDÉ DE MODULATION DE SIGNAL
(JA) 信号変調回路、信号変調装置および信号変調方法
Abstract: front page image
(EN)A signal modulation circuit (10) comprises an XOR (20) which monitors an input value (22), which is continuously input, and determines whether or not the input value (22) is contained in a prescribed range. In addition, the signal modulation circuit (10) comprises an integration circuit (15) which, if it is determined by the XOR (20) that the input value (22) is contained in the prescribed range, integrates and outputs a differential signal at a time interval representing an extended prescribed time interval. Furthermore, the signal modulation circuit (10) comprises a quantization circuit (23) which quantizes and outputs the output of the integration circuit. Moreover, the signal modulation circuit (10) is provided with a differential circuit (11) which, if it is determined by the XOR (20) that the input value (22) is contained in the prescribed range, calculates a differential signal corresponding to the output of the quantization circuit (23) and the input value (22) and, after the time interval representing the extended prescribed time interval has elapsed, inputs the calculated differential signal to the integration circuit (15).
(FR)L'invention concerne un circuit de modulation de signal (10) qui comprend un XOR (porte OU exclusif) (20) qui contrôle une valeur d'entrée (22), celle-ci étant entrée en continu, et qui détermine si la valeur entrée (22) est comprise ou non dans une plage prescrite. Le circuit de modulation de signal (10) comprend en outre un circuit d'intégration (15) qui, si le XOR (20) détermine que la valeur entrée (22) est comprise dans la plage prescrite, intègre et génère un signal différentiel à un intervalle temporel représentant un intervalle temporel prescrit prolongé. Le circuit de modulation de signal (10) comprend en outre un circuit de quantification (23) qui quantifie et génère la sortie du circuit d'intégration. Le circuit de modulation de signal (10) est en outre doté d'un circuit différentiel (11) qui, si le XOR (20) détermine que la valeur entrée (22) est comprise dans la plage prescrite, calcule un signal différentiel correspondant à la sortie du circuit de quantification (23) et à la valeur d'entrée (22) et qui, une fois que l'intervalle temporel représentant l'intervalle temporel prescrit prolongé s'est écoulé, passe le signal différentiel calculé au circuit d'intégration (15).
(JA) 信号変調回路(10)は、連続して入力される入力値(22)を監視し、入力値(22)が所定の範囲内に含まれるか否かを判別するXOR(20)を有する。また、信号変調回路(10)は、XOR(20)によって入力値(22)が所定の範囲内に含まれると判別された場合には、所定の時間間隔を延長した時間間隔で差分信号を積分して出力する積分回路(15)を有する。また、信号変調回路(10)は、積分回路の出力を量子化して出力する量子化回路(23)を有する。また、信号変調回路(10)は、前記XOR(20)によって入力値(22)が所定の範囲内に含まれると判別された場合には、量子化回路(23)の出力と入力値(22)とに応じた差分信号を算出し、算出した差分信号を所定の時間間隔を延長した時間間隔が経過した後で、積分回路(15)に入力する差分回路(11)を有する。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)