WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |

Search International and National Patent Collections
World Intellectual Property Organization
Machine translation
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/088795    International Application No.:    PCT/CN2011/071485
Publication Date: 05.07.2012 International Filing Date: 03.03.2011
H01L 29/78 (2006.01), H01L 21/336 (2006.01), H01L 21/265 (2006.01)
Applicants: INSTITUTE OF MICROELECTRONICS, CHINESE ACADEMY OF SCIENCES [CN/CN]; No.3 Beitucheng West Road Chaoyang District Beijing 100029 (CN) (For All Designated States Except US).
ZHU, Huilong [US/US]; (US) (For US Only).
WU, Hao [CN/CN]; (CN) (For US Only).
XIAO, Weiping [CN/CN]; (CN) (For US Only)
Inventors: ZHU, Huilong; (US).
WU, Hao; (CN).
XIAO, Weiping; (CN)
Agent: CHINA SCIENCE PATENT & TRADEMARK AGENT LTD.; 25/F., Bldg. B, Tsinghua Tongfang Hi-Tech Plaza No.1, Wangzhuang Rd. Haidian District Beijing 100083 (CN)
Priority Data:
201010617418.9 31.12.2010 CN
(ZH) 半导体器件及其形成方法
Abstract: front page image
(EN)A semiconductor device and the manufacturing method thereof are provided. The semiconductor device comprises a semiconductor substrate(110), an insulating layer(100) on the semiconductor substrate, a semiconductor base on the insulating layer, a recess(121) formed in the semiconductor base and the insulating layer, a source/drain regions(140) located on the first two opposite sides(126) of the semiconductor base, a gate(160) located on the second two opposite sides(128) of the semiconductor base, a channel layer between the second side and the recess, a super-steep-retrograded-well (SSRW) and a halo super-steep-retrograded-well whose doping types are opposite formed in the channel layer. The semiconductor device is beneficial to reducing the short channel effect, the resistance and the parasitic capacitance of the source/drain regions, and to adjusting the threshold voltage.
(FR)L'invention concerne un dispositif semi-conducteur et son procédé de fabrication. Le dispositif semi-conducteur comprend un substrat semi-conducteur (110), une couche isolante (100) placée sur le substrat semi-conducteur, une base semi-conductrice placée sur la couche isolante, un décrochement (121) formé dans la base semi-conductrice et la couche isolante, des régions de source/drain (140) placées sur deux premiers côtés opposés (126) de la base semi-conductrice, une grille (160) placée sur les deux seconds côtés opposés (128) de la base semi-conductrice, une couche de canal entre le second côté et le décrochement, un puits à dopage rétrograde très raide (SSRW) et un puits à dopage rétrograde halo très raide dont les types de dopage sont opposés, qui sont formés dans la couche de canal. Le dispositif semi-conducteur est avantageux pour réduire l'effet de canal court, la résistance et la capacité parasite des régions de source/drain et pour ajuster la tension de seuil.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Chinese (ZH)
Filing Language: Chinese (ZH)