WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012054144) SEMICONDUCTOR STRUCTURE AND METHODS OF MANUFACTURE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/054144    International Application No.:    PCT/US2011/050502
Publication Date: 26.04.2012 International Filing Date: 06.09.2011
IPC:
H01L 29/66 (2006.01), H01L 29/78 (2006.01)
Applicants: INTERNATIONAL BUSINESS MACHINES CORPORATION [US/US]; New Orchard Road Armonk, NY 10504 (US) (For All Designated States Except US).
ANDERSON, Brent, A. [US/US]; (US) (For US Only).
NOWAK, Edward, J. [US/US]; (US) (For US Only)
Inventors: ANDERSON, Brent, A.; (US).
NOWAK, Edward, J.; (US)
Agent: KOTULAK, Richard, M.; International Business Machines Corporation Intellectual Property Law 972E 1000 River Street Essex Junction, VT 05452 (US)
Priority Data:
12/909,325 21.10.2010 US
Title (EN) SEMICONDUCTOR STRUCTURE AND METHODS OF MANUFACTURE
(FR) STRUCTURE SEMI-CONDUCTRICE ET SES PROCÉDÉS DE FABRICATION
Abstract: front page image
(EN)FinFET end-implanted-semiconductor structures and methods of manufacture are disclosed herein. The method includes forming at least one mandrel (14 in Fig. 5) on a silicon layer of a substrate (18') comprising an underlying insulator layer (10b). The method further includes etching the silicon layer to form at least one silicon island (18') under the at least one mandrel. The method further comprises ion- implanting sidewalls of the at least one silicon island to form doped regions (20) on the sidewalls. The method further includes forming a dielectric layer on the substrate, a top surface of which is planarized to be coplanar with a top surface of the at least one mandrel (14). The method further includes removing the at least one mandrel (14) to form an opening in the dielectric layer. The method further comprises etching the at least one silicon island to form at least one fin island having doped source and drain regions.
(FR)L'invention porte des structures semi-conductrices implantées en extrémité de type FinFET, et sur des procédés de fabrication. Le procédé comprend la formation d'au moins un mandrin (14 dans la Fig. 5) sur une couche de silicium d'un substrat (18') comprenant une couche isolante sous-jacente (10b). Le procédé comprend en outre la gravure de la couche de silicium pour former au moins un îlot de silicium (18') sous l'au moins un mandrin. Le procédé comprend en outre l'implantation d'ions dans les parois latérales de l'au moins un îlot de silicium pour former des régions dopées (20) sur les parois latérales. Le procédé comprend en outre la formation d'une couche diélectrique sur le substrat, dont une surface supérieure est planarisée pour être coplanaire avec une surface supérieure de l'au moins un mandrin (14). Le procédé comprend en outre le retrait de l'au moins un mandrin (14) pour former une ouverture dans la couche diélectrique. Le procédé comprend en outre la gravure de l'au moins un îlot de silicium pour former au moins un îlot d'ailette ayant des régions de source et de drain dopées.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)