WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012053130) SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/053130    International Application No.:    PCT/JP2011/002969
Publication Date: 26.04.2012 International Filing Date: 27.05.2011
IPC:
H01L 21/3205 (2006.01), H01L 21/768 (2006.01), H01L 23/12 (2006.01), H01L 23/52 (2006.01), H01L 23/522 (2006.01)
Applicants: PANASONIC CORPORATION [JP/JP]; 1006, Oaza Kadoma, Kadoma-shi, Osaka 5718501 (JP) (For All Designated States Except US).
IWASAKI, Akihisa; (For US Only).
TAKAHASHI, Michiya; (For US Only).
UEKI, Akira; (For US Only).
CHIDA, Chikako; (For US Only).
MOTOJIMA, Dai; (For US Only)
Inventors: IWASAKI, Akihisa; .
TAKAHASHI, Michiya; .
UEKI, Akira; .
CHIDA, Chikako; .
MOTOJIMA, Dai;
Agent: MAEDA, Hiroshi; Osaka-Marubeni Bldg. 5-7,Hommachi 2-chome Chuo-ku, Osaka-shi Osaka 5410053 (JP)
Priority Data:
2010-234868 19.10.2010 JP
Title (EN) SEMICONDUCTOR DEVICE
(FR) DISPOSITIF SEMICONDUCTEUR
(JA) 半導体装置
Abstract: front page image
(EN)This semiconductor device is provided with a stacked via structure comprising a plurality of first via holes (21) formed on top of or above a substrate, first wiring (12) formed on top of the plurality of first via holes (21), a plurality of second via holes (22) formed on top of the first wiring (12), and a second wiring (13) formed on top of the plurality of second via holes (22). A first via hole (21b) that is closest to one end part of the first wiring (12) among the plurality of first via holes (21) and a second via hole (22b) that is closest to the one end part of the first wiring (12) among the plurality of second via holes (22) overlap at least part way in a planar view. The first wiring (12) has a first extended part extended six times the width of the first via hole toward the one end part of the first wiring (12) from the position of the end of the first via hole (21b).
(FR)L'invention concerne un dispositif semiconducteur possédant une structure de trous métallisés empilés comprenant une pluralité de premiers trous métallisés (21) formés sur ou au-dessus d'un substrat, un premier conducteur (12) formé sur la pluralité de premiers trous métallisés (21), une pluralité de seconds trous métallisés (22) formés sur le premier conducteur (12) et un second conducteur (13) formé sur la pluralité de seconds trous métallisés (22). Un premier trou métallisé (21b) qui, parmi la pluralité de premiers trous métallisés (21), est le plus proche de l'une des parties d'extrémité du premier conducteur (12) et un second trou métallisé (22b) qui, parmi la pluralité de seconds trous métallisés (22), est le plus proche de l'une des parties d'extrémité du premier conducteur (12), se superposent au moins partiellement en vue en plan. Le premier conducteur (12) a une première extension qui s'étend sur six fois la largeur du premier trou métallisé vers l'une des parties d'extrémité du premier conducteur (12), par rapport à la position de l'extrémité du premier trou métallisé (21b).
(JA) 半導体装置は、基板の上または上方に形成された複数の第1のビア21と、複数の第1のビア21上に形成された第1の配線12と、第1の配線12上に形成された複数の第2のビア22と、複数の第2のビア22上に形成された第2の配線13とを含むスタックドビア構造を備えている。複数の第1のビアの21うち、第1の配線12の一方の端部に最も近い第1のビア21bと、複数の第2のビア22のうち、第1の配線12の一方の端部に最も近い第2のビア22bとは平面的に見て少なくとも一部が重なっており、第1の配線12は、第1のビア21bの端の位置から第1の配線12の一方の端部に向かって、第1のビアのビア幅の6倍以上拡張された第1の拡張部を有している。
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: Japanese (JA)
Filing Language: Japanese (JA)