WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012052080) METHOD FOR CHECKING AN INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/052080    International Application No.:    PCT/EP2011/004169
Publication Date: 26.04.2012 International Filing Date: 18.08.2011
IPC:
G06F 9/445 (2006.01)
Applicants: CONTINENTAL AUTOMOTIVE FRANCE [FR/FR]; Service Propriété Industrielle 1, Avenue Paul Ourliac F-31100 Toulouse (FR) (For All Designated States Except US).
CONTINENTAL AUTOMOTIVE GMBH [DE/DE]; Vahrenwalder Strasse 9 30165 Hannover (DE) (For All Designated States Except US).
DANET, Bertrand [FR/FR]; (FR) (For US Only).
LABORIE-FULCHIC, Stéphane [FR/FR]; (FR) (For US Only)
Inventors: DANET, Bertrand; (FR).
LABORIE-FULCHIC, Stéphane; (FR)
Common
Representative:
CONTINENTAL AUTOMOTIVE FRANCE [FR/FR]; Service Propriété Industrielle 1, Avenue Paul Ourliac F-31100 Toulouse (FR)
Priority Data:
1004078 18.10.2010 FR
Title (EN) METHOD FOR CHECKING AN INTEGRATED CIRCUIT
(FR) PROCEDE DE CONTROLE D'UN CIRCUIT INTEGRE
Abstract: front page image
(EN)The invention relates to a method (50) for checking an integrated circuit (20) comprising a microprocessor, wherein the integrated circuit (10) is configured to execute, by default, a general program, said integrated circuit being checked upon the activation of an operating mode of the integrated circuit, referred to as a bootstrap mode, in which the integrated circuit (20) executes a program for loading a specific program to be executed. The method (50) comprises: i) a step (51) of sending, via a test bus (310) and to a module (200) for testing the integrated circuit (20), at least one message for activating the bootstrap mode; ii) a step (52) of activating the bootstrap mode of the integrated circuit (20), which is executed by the module (200) for testing the integrated circuit (20); and iii) a step (53) of loading the specific program via a communication bus (320) that is separate from the test bus (310). The invention also relates to an integrated circuit (20) and to a computer (30) including such an integrated circuit (20).
(FR)La présente invention concerne un procédé (50) de contrôle d'un circuit intégré (20) comportant un microprocesseur, dans lequel le circuit intégré (20) est configuré pour exécuter par défaut un programme général, ledit circuit intégré étant contrôlé par activation d'un mode de fonctionnement du circuit intégré, dit « mode bootstrap », dans lequel ledit circuit intégré (20) exécute un programme de chargement d'un programme de spécifique à exécuter. Le procédé (50) comporte : i) une étape (51) d'envoi d'au moins un message d'activation du mode bootstrap à un module (200) de test du circuit intégré (20) par l'intermédiaire d'un bus (310) de test, ii) une étape (52) d'activation du mode bootstrap du circuit intégré (20), exécutée par le module (200) de test du circuit intégré (20), et iii) une étape (53) de chargement du programme spécifique par l'intermédiaire d'un bus (320) de communication différent du bus (310) de test. La présente invention concerne également un circuit intégré (20) et un calculateur (30) embarquant un tel circuit intégré (20).
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: French (FR)
Filing Language: French (FR)