WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012051400) ADAPTIVE CLOCK SWITCHING TO CAPTURE ASYNCHRONOUS DATA WITHIN A PHASE-TO-DIGITAL CONVERTER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/051400    International Application No.:    PCT/US2011/056115
Publication Date: 19.04.2012 International Filing Date: 13.10.2011
IPC:
H03L 7/085 (2006.01), H03L 7/087 (2006.01)
Applicants: QUALCOMM INCORPORATED [US/US]; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121 (US) (For All Designated States Except US).
NARATHONG, Chiewcharn [US/US]; (US) (For US Only).
LEUNG, Lai Kan [CN/US]; (US) (For US Only)
Inventors: NARATHONG, Chiewcharn; (US).
LEUNG, Lai Kan; (US)
Agent: HO, Eric; Attn: International IP Administration 5775 Morehouse Drive San Diego, California 92121 (US)
Priority Data:
12/905,859 15.10.2010 US
Title (EN) ADAPTIVE CLOCK SWITCHING TO CAPTURE ASYNCHRONOUS DATA WITHIN A PHASE-TO-DIGITAL CONVERTER
(FR) COMMUTATION D'HORLOGE ADAPTATIVE DESTINÉE À CAPTURER DES DONNÉES ASYNCHRONES DANS UN CONVERTISSEUR PHASE À NUMÉRIQUE
Abstract: front page image
(EN)A Phase-to-Digital Converter (PDC) within a Phase-Locked Loop (PLL) includes a PDC portion and a PDC decoder portion. The PDC portion receives a reference signal FR and a feedback signal FV and generates therefrom a stream of multi-bit digital values. Each multi-bit value is indicative of a time difference between an edge of FR and a corresponding edge of FV. The PDC decoder portion includes sequential logic elements that are clocked to capture the multi-bit digital values. In order to prevent metastability, the timing of when the sequential logic elements are clocked to capture the multi-bit digital values is adjusted as a function of the phase difference between FR and FV. In one specific example, if the phase difference is small then the falling edge of FR is used to clock the sequential logic elements, whereas if the phase difference is large then the rising edge of FR is used.
(FR)La présente invention porte sur un convertisseur phase à numérique (PDC) dans une boucle à verrouillage de phase (PLL) comprenant une partie PDC et une partie décodeur PDC. La partie PDC reçoit un signal de référence FR et un signal de rétroaction FV et génère à partir de ceux-ci un flux de valeurs numériques multibits. Chaque valeur multibit est indicative d'une différence temporelle entre une bordure de FR et une bordure correspondante de FV. La partie décodeur PDC comprend des éléments logiques séquentiels qui sont synchronisés de façon à capturer les valeurs numériques multibits. Afin d'empêcher une métastabilité, la synchronisation du moment où les éléments logiques séquentiels sont synchronisés de façon à capturer les valeurs numériques multibits est réglée sous la forme d'une fonction de la différence de phase entre FR et FV. Dans un exemple spécifique, si la différence de phase est petite, alors la bordure descendante de FR est utilisée pour synchroniser les éléments logiques séquentiels, tandis que si la différence de phase est grande, alors la bordure montante de FR est utilisée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)