WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012050998) ARCHITECTURES FOR AN IMPLANTABLE MEDICAL DEVICE SYSTEM HAVING DAISY-CHAINED ELECTRODE-DRIVE INTEGRATED CIRCUITS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/050998    International Application No.:    PCT/US2011/054599
Publication Date: 19.04.2012 International Filing Date: 03.10.2011
IPC:
A61N 1/372 (2006.01)
Applicants: BOSTON SCIENTIFIC NEUROMODULATION CORPORATION [US/US]; 25155 Rye Canyon Loop Valencia, CA 91355 (US) (For All Designated States Except US).
PARRAMON, Jordi [ES/US]; (US) (For US Only).
FELDMAN, Emanuel [US/US]; (US) (For US Only).
GRIFFITH, Paul, J. [US/US]; (US) (For US Only).
SHI, Jess, W. [US/US]; (US) (For US Only)
Inventors: PARRAMON, Jordi; (US).
FELDMAN, Emanuel; (US).
GRIFFITH, Paul, J.; (US).
SHI, Jess, W.; (US)
Agent: LEWIS, Terril, G.; Wong, Cabello, Lutsch Rutherford & Brucculeri L.L.P. 20333 Tomball Parkway, Suite 600 Houston, TX 77070 (US)
Priority Data:
61/392,594 13.10.2010 US
Title (EN) ARCHITECTURES FOR AN IMPLANTABLE MEDICAL DEVICE SYSTEM HAVING DAISY-CHAINED ELECTRODE-DRIVE INTEGRATED CIRCUITS
(FR) ARCHITECTURES POUR UN SYSTÈME DE DISPOSITIF MÉDICAL IMPLANTABLE AYANT DES CIRCUITS INTÉGRÉS DE COMMANDE D'ÉLECTRODE CONNECTÉS EN SÉRIE
Abstract: front page image
(EN)Architectures for an implantable neurostimulator system having a plurality of electrode-driver integrated circuits (ICs) in provided. Electrodes from either or both ICs can be chosen to provide stimulation, and one of the IC acts as the master while the other acts as the slave. A parallel bus operating in accordance with a communication protocol couples the ICs, and certain functional blocks not needed in the slave are disabled. Stimulation parameters are loaded via the bus into each IC, and a stimulation enable command is issued on the bus to ensure simultaneous stimulation from the electrodes on both ICs. Clocking strategies are also disclosed to allow clocking of the master and slave ICs to be independently controlled, and to ensure that relevant internal and bus clocks used in the system are synchronized.
(FR)L'invention porte sur des architectures pour un système de neurostimulation implantable ayant plusieurs circuits intégrés (IC) de commande d'électrode. Des électrodes provenant de l'un ou l'autre ou des deux circuits intégrés (IC) peuvent être choisies pour fournir une stimulation, et l'un des circuits intégrés (IC) agit en tant que maître, tandis que l'autre agit en tant qu'esclave. Un bus parallèle fonctionnant conformément à un protocole de communication couple les circuits intégrés (IC), et certains blocs fonctionnels non nécessaires dans l'esclave sont désactivés. Des paramètres de stimulation sont chargés par l'intermédiaire du bus dans chaque circuit intégré (IC), et une commande d'activation de stimulation est émise sur le bus pour permettre une stimulation simultanée à partir des électrodes sur les deux circuits intégrés (IC). L'invention porte également sur des stratégies de synchronisation pour permettre une synchronisation des circuits intégrés (IC) maître et esclave à commander indépendamment, et pour assurer que les horloges internes et de bus pertinentes utilisées dans le système sont synchronisées.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)