WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012050676) TUNABLE RESONANT CIRCUIT IN AN INTEGRATED CIRCUIT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/050676    International Application No.:    PCT/US2011/050048
Publication Date: 19.04.2012 International Filing Date: 31.08.2011
IPC:
H03B 5/12 (2006.01)
Applicants: XILINX, INC. [US/US]; 2100 Logic Drive San Jose, CA 95124 (US) (For All Designated States Except US)
Inventors: UPADHYAYA, Parag; (US).
KIREEV, Vassili; (US)
Agent: GEORGE, Thomas; Xilinx, Inc. 2100 Logic Drive San Jose, CA 95124 (US)
Priority Data:
12/906,017 15.10.2010 US
Title (EN) TUNABLE RESONANT CIRCUIT IN AN INTEGRATED CIRCUIT
(FR) CIRCUIT RÉSONNANT SYNTONISABLE DANS UN CIRCUIT INTÉGRÉ
Abstract: front page image
(EN)A tunable resonant circuit (102) includes first capacitors (104, 108, 216, 228, 232) and second capacitors (106, 1 10, 218, 230, 234) that provide a matched capacitance between first and second electrodes of the first and second capacitors. A deep-well arrangement includes a first well (320, 326) disposed within a second well (322, 328) in a substrate (324). The first and second capacitors are each disposed on the first well. Two channel electrodes of a first transistor (120, 130) are respectively coupled to the second electrode (1 14, 304) of the first capacitor and the second electrode (1 18, 308) of the second capacitor. Two channel electrodes of a second transistor (122, 132) are respectively coupled to the second electrode of the first capacitor and to ground. Two channel electrodes of the third transistor (124, 134) are respectively coupled to the second electrode of the second capacitor and to ground. The gate electrodes (226, 314) of the first, second, and third transistors are responsive to a tuning signal (126, 136), and an inductor (144, 202) is coupled between the first electrodes (1 12, 1 16, 302, 306) of the first and second capacitors.
(FR)L'invention concerne un circuit résonnant syntonisable (102) qui comporte des premiers condensateurs (104, 108, 216, 228, 232) et des deuxièmes condensateurs (106, 110, 218, 230, 234) qui donnent une capacité assortie entre les première et deuxième électrodes des premier et deuxième condensateurs. Un agencement en puits profond met en jeu un premier puits (320, 326) disposé à l'intérieur d'un deuxième puits (322, 328) dans un substrat (324). Les premier et deuxième condensateurs sont disposés individuellement sur le premier puits. Deux électrodes de canal d'un premier transistor (120, 130) sont couplées respectivement à la deuxième électrode (114, 304) du premier condensateur et à la deuxième électrode (118, 308) du deuxième condensateur. Deux électrodes de canal d'un deuxième transistor (122, 132) sont couplées respectivement à la deuxième électrode du premier condensateur et à la terre. Deux électrodes de canal du troisième transistor (124, 134) sont respectivement couplées à la deuxième électrode du deuxième condensateur et à la terre. Les électrodes de grille (226, 314) des premier, deuxième et troisième transistors réagissent à un signal de syntonisation (126, 136), et un inducteur (144, 202) est couplé entre les premières électrodes (112, 116, 302, 306) des premier et deuxième condensateurs.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)