WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012050675) LOW POWER INVERSION SCHEME WITH MINIMIZED NUMBER OF OUTPUT TRANSITIONS
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/050675    International Application No.:    PCT/US2011/050043
Publication Date: 19.04.2012 International Filing Date: 31.08.2011
IPC:
G09G 3/18 (2006.01)
Applicants: APPLE INC. [US/US]; 1 Infinite Loop Mail Stop 3-PAT Cupertino, California 95014 (US) (For All Designated States Except US).
KIM, Taesung [KR/US]; (US) (For US Only)
Inventors: KIM, Taesung; (US)
Agent: FLETCHER, Michael G.; 7915 FM 1960 West, Suite 330 Houston, Texas 77070 P.O. Box 692289 Houston, Texas 77269-2289 (US)
Priority Data:
12/895,717 30.09.2010 US
Title (EN) LOW POWER INVERSION SCHEME WITH MINIMIZED NUMBER OF OUTPUT TRANSITIONS
(FR) AGENCEMENT D'INVERSION À FAIBLE PUISSANCE AVEC UN NOMBRE RÉDUIT DE TRANSITIONS DE SORTIE
Abstract: front page image
(EN)A method and system for an inversion driving scheme for pixels in a display. Column drivers may drive first voltages to columns of a pixel array in a display during a first period of a frame and drive inverses of the first voltages to columns of the pixel array during a second period of a frame. Row drivers may alternately drive even and odd rows during the first and seconds periods. Additionally, data for display on the display may be arranged such that data is transmitted to the odd and even rows of pixels in conj unction with the alternate activation of the rows and columns. This data rearrangement may be accomplished through the use of a graphics processing unit or local frame buffer coupled with a timing controller.
(FR)L'invention concerne un procédé et un système pour un agencement à excitation d'inversion dans un affichage. Les circuits d'excitation de colonne peuvent piloter les premières tensions présentées aux colonnes d'un réseau de pixels dans un affichage pendant une première période d'une trame et piloter des valeurs inverses de ces premières tensions présentées aux colonnes du réseau de pixels pendant une seconde période d'une trame. Pour leur part, les circuits d'excitation de rangée peuvent piloter en alternance les rangées paires et impaires pendant les premières et les secondes périodes. En outre, les données devant être présentées sur l'affichage peuvent être agencées de sorte que ces données soient transmises aux rangées impaires et paires de pixels en conjonction avec une activation d'alternance entre rangées et colonnes. L'utilisation d'un processeur graphique ou d'un tampon local à trames, associé à un contrôleur de synchronisation, permet de réaliser ce réagencement des données.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)