WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012049031) METHOD FOR PRODUCING A SEMICONDUCTOR LAYER SEQUENCE, RADIATION-EMITTING SEMICONDUCTOR CHIP, AN OPTOELECTRONIC COMPONENT
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/049031    International Application No.:    PCT/EP2011/067154
Publication Date: 19.04.2012 International Filing Date: 30.09.2011
IPC:
H01L 33/00 (2010.01), H01L 33/22 (2010.01), H01L 33/16 (2010.01)
Applicants: OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Leibnizstraße 4 93055 Regensburg (DE) (For All Designated States Except US).
HERTKORN, Joachim [DE/DE]; (DE) (For US Only).
TAKI, Tetsuya [JP/JP]; (JP) (For US Only).
OFF, Jürgen [DE/DE]; (DE) (For US Only)
Inventors: HERTKORN, Joachim; (DE).
TAKI, Tetsuya; (JP).
OFF, Jürgen; (DE)
Agent: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHAFT MBH; Ridlerstraße 55 80339 München (DE)
Priority Data:
10 2010 048 617.5 15.10.2010 DE
Title (DE) VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERSCHICHTENFOLGE, STRAHLUNGSEMITTIERENDER HALBLEITERCHIP UND OPTOELEKTRONISCHES BAUTEIL
(EN) METHOD FOR PRODUCING A SEMICONDUCTOR LAYER SEQUENCE, RADIATION-EMITTING SEMICONDUCTOR CHIP, AN OPTOELECTRONIC COMPONENT
(FR) PROCÉDÉ DE FABRICATION D'UNE SUCCESSION DE COUCHES SEMI-CONDUCTRICES, PUCE DE SEMI-CONDUCTEUR ÉMETTANT UN RAYONNEMENT, ET COMPOSANT OPTOÉLECTRONIQUE
Abstract: front page image
(DE)Es wird ein Verfahren zur Herstellung einer Halbleiterschichtenfolge auf Basis von Nitrid-Verbindungshalbleitermaterial und mit einer mikrostrukturierten Außenfläche sowie ein damit hergestellter Halbleiterchip und ein optoelektronisches Bauteil mit einem derartigen Halbleiterchip angegeben. Das Verfahren umfasst folgende Schritte: A) Aufwachsen zumindest einer ersten Halbleiterschicht der Halbleiterschichtenfolge auf einem Substrat; B) Aufbringen einer Ätzstoppschicht auf der ersten Halbleiterschicht; C) Aufwachsen zumindest einer weiteren Halbleiterschicht auf der in Schritt B) erhaltenen Schichtenfolge; D) Trennen der Halbleiterschichtenfolge vom Substrat, indem dem eine Trennzone der Halbleiterschichtenfolge zumindest teilweise entfernt wird; E) Ätzen der erhaltenen Trennfläche der Halbleiterschichtenfolge mittels eines Ätzmittels, so dass eine Mikrostrukturierung der ersten Halbleiterschicht erfolgt und die mikrostrukturierte Außenfläche gebildet wird.
(EN)The invention relates to a method for producing a semiconductor layer sequence, which is based on a nitride compound semiconductor material and which comprises a microstructured outer surface, to a semiconductor chip produced using said method, and to an optoelectronic component comprising such a semiconductor chip. The method has the following steps: A) growing at least one first semiconductor layer of the semiconductor layer sequence on a substrate; B) applying an etch-resistant layer on the first semiconductor layer; C) growing at least one further semiconductor layer on the layer sequence obtained in step B); D) separating the semiconductor layer sequence from the substrate, a separating zone of the semiconductor layer sequence being at least partly removed; E) etching the obtained separating surface of the semiconductor layer sequence by means of an etching means such that a microstructuring of the first semiconductor layer is carried out and the microstructured outer surface is formed.
(FR)L'invention concerne un procédé de fabrication d'une succession de couches semi-conductrices à base de matériau semi-conducteur à base d'un composé de nitrure et comprenant une surface extérieure microstructurée, ainsi qu'une puce de semi-conducteur fabriquée par ce procédé et un composant optoélectronique comprenant une telle puce de semi-conducteur. Le procédé comprend les étapes suivantes : A) épitaxie d'au moins une première couche semi-conductrice de la succession de couches semi-conductrices sur un substrat; B) dépôt d'une couche d'arrêt de gravure sur la première couche semi-conductrice; C) épitaxie d'au moins une autre couche semi-conductrice sur la succession de couches obtenues à l'étape B); D) séparation de la succession de couches semi-conductrices d'avec le substrat en enlevant au moins en partie une zone de séparation de la succession de couches semi-conductrices; E) gravure de la surface de séparation de la succession de couches semi-conductrices au moyen d'un agent de gravure afin de doter la première couche semi-conductrice d'une microstructure et de former la surface extérieure microstructurée.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: German (DE)
Filing Language: German (DE)