WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012048424) SOI-BASED CMUT DEVICE WITH BURIED ELECTRODES
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/048424    International Application No.:    PCT/CA2011/050640
Publication Date: 19.04.2012 International Filing Date: 12.10.2011
IPC:
B81C 1/00 (2006.01), B06B 1/02 (2006.01), B81B 3/00 (2006.01), B81B 7/04 (2006.01), G10K 9/12 (2006.01)
Applicants: MICRALYNE INC. [CA/CA]; 1911-94 Street Edmonton, Alberta T6N 1E6 (CA) (For All Designated States Except US).
FITZPATRICK, Glen, A. [CA/CA]; (CA) (For US Only)
Inventors: FITZPATRICK, Glen, A.; (CA)
Agent: LAMBERT, Anthony, R.; Suite 200, 10328 - 81 Ave. Edmonton, Alberta T6E 1X2 (CA)
Priority Data:
61/392,432 12.10.2010 US
Title (EN) SOI-BASED CMUT DEVICE WITH BURIED ELECTRODES
(FR) DISPOSITIF CMUT DE TYPE SOI AUX ÉLECTRODES ENFOUIES
Abstract: front page image
(EN)A muli-layer stacked micro-electro-mechanical (MEMS) device that acts as a capacitive micromachined ultrasonic transducer (CMUT) with a hermetically sealed device cavity formed by a wafer bonding process with semiconductor and insulator layers. The CMUT design uses a doped Si SOI and wafer bonding fabrication method, and is composed of semiconductor layers, insulator layers, and metal layers. Conventional doped silicon may be used for electrode layers. Other suitable semi-conductor materials such as silicon carbide may be used for the electrode layers. The insulator may be silicon oxide, silicon nitride or other suitable dielectric.
(FR)L'invention concerne un dispositif microélectromécanique (MEMS) avec empilement de couches multiples, qui joue le rôle de transducteur ultrasonore capacitif micro-usiné (CMUT) ayant une cavité de dispositif hermétiquement fermée formée par un processus de fixation sur la tranche, comprenant des couches semi-conductrices et des couches isolantes. Le dispositif CMUT utilise un procédé de fabrication avec collage d'un SOI en SI dopé sur tranche et il est composé de couches semi-conductrices, de couches isolantes et de couches métalliques. Du silicium dopé conventionnel peut être utilisé pour les couches d'électrode. D'autres matériaux semi-conducteurs adéquats, tels que du carbure de silicium, peuvent être utilisés pour les couches d'électrode. L'isolant peut être de l'oxyde de silicium, du nitrure de silicium ou un autre diélectrique adéquat.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)