WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012042292) METHODS FOR PROCESSING A SEMICONDUCTOR WAFER, A SEMICONDUCTOR WAFER AND A SEMICONDUCTOR DEVICE
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/042292    International Application No.:    PCT/IB2010/003017
Publication Date: 05.04.2012 International Filing Date: 30.09.2010
IPC:
H01L 21/02 (2006.01), H01L 21/302 (2006.01), H01L 21/78 (2006.01)
Applicants: FREESCALE SEMICONDUCTOR, INC. [US/US]; 6501 William Cannon Drive West Austin, TX 78735 (US) (For All Designated States Except US).
RENAUD, Philippe [FR/FR]; (FR) (For US Only).
SERRANO, Roland [FR/FR]; (FR) (For US Only)
Inventors: RENAUD, Philippe; (FR).
SERRANO, Roland; (FR)
Priority Data:
Title (EN) METHODS FOR PROCESSING A SEMICONDUCTOR WAFER, A SEMICONDUCTOR WAFER AND A SEMICONDUCTOR DEVICE
(FR) PROCÉDÉS DE TRAITEMENT DE TRANCHE DE SEMI-CONDUCTEUR, TRANCHE DE SEMI-CONDUCTEUR ET DISPOSITIF À SEMI-CONDUCTEUR
Abstract: front page image
(EN)A method for processing a semiconductor wafer comprises providing the semiconductor wafer, which has a curvature in at least one direction. The curvature is reduced, which comprises providing in inactive areas of the semiconductor wafer multiple trench lines extending at least partially in a stressed layer of the semiconductor wafer and in parallel with the surface of the stressed layer. The multiple trench lines having a depth less than the thickness of the semiconductor wafer. A semiconductor wafer, comprising multiple active areas suitable for providing semiconductor devices or circuits. Inactive areas separate the active areas from each other. The wafer has a stressed layer with a first surface, and another layer which is in contact with the stressed layer along a second surface of the stressed layer, opposite to the first surface. Multiple trench lines, extend in parallel to the first surface of the stressed layer in an inactive area and have a depth less than the thickness of the semiconductor wafer.
(FR)L'invention concerne un procédé de traitement d'une tranche de semi-conducteur consistant à fournir la tranche de semi-conducteur, qui a une courbure dans au moins une direction. La courbure est réduite en disposant, dans des zones inactives de la tranche de semi-conducteur, de multiples lignes de tranchée s'étendant au moins partiellement dans une couche contrainte de la tranche de semi-conducteur et en parallèle avec la surface de la couche contrainte. Les multiples lignes de tranchée ont une profondeur inférieure à l'épaisseur de la tranche de semi-conducteur. L'invention concerne également une tranche de semi-conducteur, comprenant de multiples zones actives appropriées pour réaliser des dispositifs ou des circuits à semi-conducteur. Des zones inactives séparent les zones actives les unes des autres. La tranche a une couche contrainte comprenant une première surface, et une autre couche qui est en contact avec la couche contrainte le long d'une seconde surface de la couche contrainte, en regard de la première surface. De multiples lignes de tranchée s'étendent en parallèle à la première surface de la couche contrainte dans une zone inactive et ont une profondeur inférieure à l'épaisseur de la tranche de semi-conducteur.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)