WIPO logo
Mobile | Deutsch | Español | Français | 日本語 | 한국어 | Português | Русский | 中文 | العربية |
PATENTSCOPE

Search International and National Patent Collections
World Intellectual Property Organization
Search
 
Browse
 
Translate
 
Options
 
News
 
Login
 
Help
 
Machine translation
1. (WO2012042044) HIGH SPEED RF DIVIDER
Latest bibliographic data on file with the International Bureau   

Pub. No.:    WO/2012/042044    International Application No.:    PCT/EP2011/067188
Publication Date: 05.04.2012 International Filing Date: 30.09.2011
IPC:
C07F 7/08 (2006.01), H03K 21/02 (2006.01)
Applicants: ST-ERICSSON SA [CH/CH]; Chemin du Champ-des-Filles 39 CH-1228 Plan-les-Ouates (CH) (For All Designated States Except US).
HESEN, Leonardus [NL/NL]; (NL) (For US Only).
MATEMAN, Paul [NL/NL]; (NL) (For US Only).
FRAMBACH, Johannes Petrus Antonius [NL/NL]; (NL) (For US Only)
Inventors: HESEN, Leonardus; (NL).
MATEMAN, Paul; (NL).
FRAMBACH, Johannes Petrus Antonius; (NL)
Agent: SOLLERHED, Mikael; Ström & Gulliksson AB P.O. Box 4188 S-203 13 Malmö (SE)
Priority Data:
61/388,076 30.09.2010 US
13/248,143 29.09.2011 US
Title (EN) HIGH SPEED RF DIVIDER
(FR) DIVISEUR RF À GRANDE VITESSE
Abstract: front page image
(EN)High-speed RF differential, Quadrature, divide-by-2 clock divider designs are based on inverters and clocking circuits connected in a serial ring formation. In one embodiment, only NMOS transistors are used in the inverters, and only PMOS transistors are used in the clocking circuits. This structure uses only 12 transistors. The input can be coupled directly to a VCO output, and provides minimum loading, as each VCO output is connected to only two transistors. Another embodiment comprises clocked inverter stages connected in a serial ring configuration with inverters between stages. The RF clock (or VCO signal) is used at the outer side of the inverters for speed improvement. In both circuits, positive and negative clock inputs are connected alternately at each stage of the ring.
(FR)Des conceptions de diviseur d'horloge par 2, en quadrature, différentiel RF à grande vitesse, sont basées sur des inverseurs et sur des circuits de synchronisation connectés en une formation en anneau en série. Dans un mode de réalisation, seuls des transistors NMOS sont utilisés dans les inverseurs et seuls des transistors PMOS sont utilisés dans les circuits de synchronisation. Cette structure utilise seulement 12 transistors. L'entrée peut être couplée directement à une sortie VCO et fournit une charge minimum, étant donné que chaque sortie VCO est connectée uniquement à deux transistors. Un autre mode de réalisation comprend des étages inverseurs synchronisés connectés dans une configuration en anneau en série à des inverseurs entre les étages. L'horloge RF (ou le signal VCO) est utilisé(e) du côté extérieur des inverseurs de façon à améliorer la vitesse. Dans les deux circuits, des entrées d'horloge positives et négatives sont connectées en alternance à chaque étage de l'anneau.
Designated States: AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
African Regional Intellectual Property Organization (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW)
Eurasian Patent Organization (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM)
European Patent Office (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR)
African Intellectual Property Organization (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).
Publication Language: English (EN)
Filing Language: English (EN)